Digilent R到DVI编码器IP用户指南.pdfVIP

1引言

本用户指南描述了DigilentRGB到DVI编知IP快速

识。此IP直接连接到原始过渡最小化差分信号

支持的设备

(TMDS)时钟和数据通道输出，这些输出在DVI1.0规系列Zynq®‑7000,7系列

为源设备定义。它对24位RGB数据以及像素

_

支持的用户Xilinx:vidio

时钟和同步信号进行编码。接口Digilent:TMDS

随

2特性设计文件VHDL

仿真模型VHDL行为级

•直接连接到顶级数字接口(DVI)端口

•24‑位（带同步信号的时钟并行数据）约束文件XDC

输入•支持的分辨率：1920x1080/60Hz下至软件驱动程序N/A

800x600/60Hz（148.5MHz–40MHz）•使用测试的设计流程

的Digilent接口：TMDSVivadoTM设计

设计输入

Suite2014.3

Vivado综合

3性能综合2014.3

_

该IP不限制其所需的时钟输入。例外情况是在上下文外综合时，rgb2dviooc.xdc包含必要的

约束条件。但是，此文件不会用于顶级综合。因此，需要在顶级设计中手动或通过使用时钟修

改块自动生成的约束条件来约束时钟。信息请参见[1]。

尽管IP本身支持DVI1.0规规定的最大频率（165MHz）的像素时钟，但实际的最大频率可

能会根据实际的FPGA型号或速度等级而降低。请件中的FMAX_BUFIO，这可能是时

_

序失败的最可能。RGBPixelClk应被限制为FMAX_BUFIO/5。因此，这是该FPGA系列和速度等

级支持的最大像素时钟频率。

1Introduction

ThisuserguidedescribestheDigilentRGB-