CN112883680B 制造包括纳米片的集成电路的方法和计算系统 （三星电子株式会社）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112883680B(45)授权公告日2025.07.08

(21)申请号202011310722.9

(22)申请日2020.11.20

(65)同一申请的已公布的文献号申请公布号CN112883680A

(43)申请公布日2021.06.01

(30)优先权数据

10-2019-01576862019.11.29KR

(73)专利权人三星电子株式会社地址韩国京畿道

(72)发明人蔡中揆郑臻愚千宽永

(74)专利代理机构北京市立方律师事务所

11330

专利代理师李娜

(51)Int.CI.

GO6F30/392(2020.01)

GO6F30/394(2020.01)

H10D80/00(2025.01)

(56)对比文件

CN108804734A,2018.11.13CN101482893A,2009.07.15

审查员郄修尘

权利要求书4页说明书15页附图16页

(54)发明名称

开始S100逻辑综合S200

开始

S100

逻辑综合

S200

PR

S300

时序分析

S400

基于纳米片的形状重新执行PR

S500

重新执行时序分析

结束

S10

D11

时序分析数据

CN112883680B(57)摘要提供了制造包括纳米片的集成电路的方法和计算系统。所述制造集成电路的方法包括：通过对定义所述集成电路的标准单元进行布局和布线，生成所述集成电路的布图数据，所述标准单元包括纳米片；通过使用所述布图数据执行所述集成电路的时序分析，生成时序分析数据；以及通过基于所述时序分析数据和所布局的所述标准单元的所述纳米片的形状对定义所述集成

CN112883680B

(57)摘要

CN112883680B权利要求书1/4页

2

1.一种制造集成电路的方法，所述方法包括：

通过对定义所述集成电路的标准单元进行布局和布线，生成所述集成电路的布图数据，所述标准单元包括纳米片；

通过使用所述布图数据执行所述集成电路的时序分析，生成时序分析数据；以及

通过基于所述时序分析数据和所布局的所述标准单元的所述纳米片的形状对定义所述集成电路的所述标准单元进行重新布局和重新布线，重新生成所述集成电路的布图数

据；

其中，所述的重新生成所述集成电路的布图数据进一步包括：

基于所述时序分析数据，提取多个标准单元中的包括在时序关键路径中的目标单元；

当所述目标单元的相邻区域中的所述纳米片的宽度与所述标准单元中的相邻于所述目标单元布局的相邻单元中的所述纳米片的宽度彼此不同时，通过对所述标准单元进行重新布局和重新布线来重新生成所述集成电路的布图数据。

2.根据权利要求1所述的制造集成电路的方法，其中，所述的重新生成所述集成电路的布图数据进一步包括：

当所述目标单元中的所述纳米片的宽度与所述标准单元中的相邻于所述目标单元布局的相邻单元中的所述纳米片的宽度彼此不同时，在所述目标单元与所述相邻单元之间插入填充单元。

3.根据权利要求2所述的制造集成电路的方法，其中，在所述填充单元的相邻于所述目标单元布局的第一区域中，所述填充单元中的所述纳米片的第一宽度等于所述目标单元中的所述纳米片的宽度，并且在所述填充单元的相邻于所述相邻单元布局的第二区域中，所述填充单元中的所述纳米片的第二宽度等于所述相邻单元中的所述纳米片的宽度。

4.根据权利要求2所述的制造集成电路的方法，其中，所述的插入所述填充单元包括：

确定所述相邻单元是否被包括在关键路径中；以及

当所述相邻单元被包括在所述关键路径中时，插入所述填充单元。

5.根据权利要求1所述的制造集成电路的方法，其中，所述的重新生成所述集成电路的布图数据进一步包括：

当所述目标单元与所述标准单元中的相邻于所述目标单元布局的相邻单元的相邻区域中各自的所述纳米片的宽度彼此不同时，将所述相邻单元替换为所述标准单元中的如下标准单元：该标准单元执行与所述相邻单元相同的功能并且具有宽度与所述目标单元的所述相邻区域中的所述纳米片的宽度相同的替换纳米片。

6.根据权利要求1所述的制造集成电路的方法，其中，所述方法还包括：在重新生成所述集成电路的布图数据之后，使用重新生成的布图数据重新执行所述集成电路的所述时序分析。

7.根据权利