CN116246963B 一种可重构3d芯片及其集成方法 （北京清微智能科技有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN116246963B(45)授权公告日2025.07.08

(21)申请号202310104167.1

(22)申请日2023.01.31

(65)同一申请的已公布的文献号申请公布号CN116246963A

(43)申请公布日2023.06.09

(73)专利权人北京清微智能科技有限公司

地址100089北京市海淀区宝盛南路1号院

26号楼2层201

(72)发明人于义欧阳鹏

H10B80/00(2023.01)

(56)对比文件

CN112119495A,2020.12.22CN113674772A,2021.11.19审查员魏岳山

(74)专利代理机构北京索睿邦知识产权代理有

限公司11679专利代理师李根

(51)Int.CI.

HO1L21/50(2006.01)

HO1L25/18(2023.01)权利要求书2页说明书7页附图3页

(54)发明名称

一种可重构3D芯片及其集成方法

(57)摘要

CN116246963B本发明公开了一种可重构3D芯片及其集成方法。其中，方法包括：设计可重构3D芯片的架构；对可重构3D芯片的可重构计算逻辑芯片进行半导体制造，得到未经切割的可重构逻辑晶圆；根据可重构3D芯片的架构，将可重构逻辑晶圆与存储器晶圆采用混合技术面对面键合在一起，并将可重构逻辑晶圆的信号I0和存储器晶圆的信号I0连接在一起；将键合堆叠后的芯片进行切

CN116246963B

100

100

设计可重构3D芯片的架构

对可重构3D芯片的可重构计算逻辑芯片进行半导体制造，得到未经切割的可重构逻辑晶圆

103

根据可重构3D芯片的架构，将可重构逻辑晶圆与存储器晶圆采

用混合技术面对面键合在一起，并将可重构逻辑晶圆的信号IO

和存储器晶圆的信号IO连接在一起

104

将键合堆叠后的芯片进行切割，得到独立的堆叠品片

105

将堆叠晶片进行封装，得到可重构3D芯片

CN116246963B权利要求书1/2页

2

1.一种可重构3D芯片的集成方法，其特征在于，包括：

设计可重构3D芯片的架构；

对所述可重构3D芯片的可重构计算逻辑芯片进行半导体制造，得到未经切割的可重构逻辑晶圆；

根据所述可重构3D芯片的架构，将所述可重构逻辑晶圆与存储器晶圆采用混合技术面对面键合在一起，并将所述可重构逻辑晶圆的信号I0和所述存储器晶圆的信号IO连接在一起；

将键合堆叠后的芯片进行切割，得到独立的堆叠晶片；

将堆叠晶片进行封装，得到所述可重构3D芯片；

根据所述可重构3D芯片的架构，进行所述可重构3D芯片的RTL代码的开发和验证，确定芯片RTL代码；

对所述可重构3D芯片的可重构计算逻辑芯片进行半导体制造，得到未经切割的可重构逻辑晶圆，包括：

根据所述可重构3D芯片的架构，进行所述可重构3D芯片的逻辑综合，得到所述可重构3D芯片的门级网表；

根据所述门级网表对所述可重构3D芯片的可重构计算逻辑芯片进行布局布线，确定所述可重构计算逻辑芯片的GDS文件；

根据所述GDS文件，对所述可重构计算逻辑芯片的GDS经半导体制造得到未经切割的可重构逻辑晶圆。

2.根据权利要求1所述的方法，其特征在于，根据所述可重构3D芯片的架构，将所述可重构逻辑晶圆与存储器晶圆采用混合技术面对面键合在一起，并将所述可重构逻辑晶圆的信号I0和所述存储器晶圆的信号I0连接在一起，包括：

根据所述可重构3D芯片架构的混合键合规则确定所述可重构计算逻辑芯片的混合键合方案；

根据所述混合键合方案，将所述可重构逻辑晶圆与存储器晶圆采用混合技术面对面键合在一起，并将所述可重构逻辑晶圆的信号IO和所述存储器晶圆的信号I0连接在一起。

3.一种通过权利要求1-2任意一项所述的可重构3D芯片的集成方法得到的可重构3D芯片，其特征在于，包括：可重构计算芯粒以及设置在所述可重构计算芯粒顶层的存储器芯

粒，其中

所述存储器芯粒包括多个存储器单元，所述可重构计算芯粒的每一个可重构计算单元配置有独立的所述存储器单元，所述可重构计算单元与其对应的所述存储器单元之间采用紧耦合方式连接。

4.根据权利要求3所述的可重构3D芯片，其特征在