CN112951804B 包括划线的半导体装置及制造半导体装置的方法 （三星电子株式会社）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112951804B(45)授权公告日2025.07.15

(21)申请号202010751146.5

(22)申请日2020.07.30

(65)同一申请的已公布的文献号申请公布号CN112951804A

(43)申请公布日2021.06.11

(30)优先权数据

10-2019-01637272019.12.10KR

(73)专利权人三星电子株式会社地址韩国京畿道水原市

(72)发明人崔煞贞卢唆镛李顼真韩正勋

(74)专利代理机构北京铭硕知识产权代理有限公司11286

专利代理师尹淑梅刘灿强

(51)Int.CI.

H01L23/544(2006.01)

H01L21/66(2006.01)

(56)对比文件

US2006060945A1,2006.03.23

注意：

申请人在申请日后补交了实验数据，但该数据并未包含在本授权公告文档中。

审查员佘海英

权利要求书4页说明书13页附图24页

(54)发明名称

包括划线的半导体装置及制造半导体装置

的方法

(57)摘要

CN112951804B公开了一种半导体装置及其制造方法。所述半导体装置包括：基底，包括第一部分和第二部分；存储器单元，设置在第一部分上；绝缘层，设置在第一部分和第二部分上，绝缘层覆盖存储器单元，绝缘层的位于第二部分上的部分包括台阶侧壁；以及第一图案组，设置在第二部分上并且设置在绝缘层的所述部分和基底中。半导体装置的第一侧壁对应于台阶侧壁，台阶侧壁包括上侧壁、下侧壁和将上侧壁连接到下侧壁的连接表面。设置在上侧壁下的下侧壁比上侧壁靠近基

CN112951804B

CN112951804B权利要求书1/4页

2

1.一种半导体装置，所述半导体装置包括：

基底，包括第一部分和连接到第一部分的第一侧的第二部分；

存储器单元，设置在基底的第一部分上，

绝缘层，设置在第一部分和第二部分上，绝缘层在基底的第一部分上覆盖存储器单元，其中，绝缘层的位于第二部分上的部分包括台阶侧壁；以及

第一图案组，设置在第二部分上，

其中，第一图案组的一部分设置在所述绝缘层中，

其中，半导体装置的第一侧壁对应于台阶侧壁，台阶侧壁包括上侧壁、下侧壁和将上侧壁连接到下侧壁的连接表面，

其中，下侧壁设置在上侧壁下，比上侧壁靠近基底，并且具有与上侧壁的表面粗糙度不同的表面粗糙度，

其中，绝缘层的一部分设置在台阶侧壁与第一图案组之间。

2.根据权利要求1所述的半导体装置，

其中，绝缘层包括位于基底中的隔离层、位于隔离层和基底上的下绝缘层、位于下绝缘层上的中间绝缘层以及位于中间绝缘层上的上绝缘层，

其中，第一图案组包括测试元件组，

其中，测试元件组包括：测试图案；以及测试垫，设置在测试图案上且设置在上绝缘层中，并且电连接到测试图案。

3.根据权利要求2所述的半导体装置，

其中，测试图案掩埋在基底中，

其中，隔离层的部分设置在下侧壁与测试图案之间，

其中，隔离层的侧壁是下侧壁的一部分。

4.根据权利要求1所述的半导体装置，

其中，绝缘层包括位于基底上的下绝缘层、位于下绝缘层上的中间绝缘层以及位于中间绝缘层上的上绝缘层，

其中，第一图案组包括测试元件组，

其中，测试元件组包括：测试图案；以及测试垫，设置在测试图案上且设置在上绝缘层中，并且电连接到测试图案，

其中，测试图案掩埋在下绝缘层中，

其中，下绝缘层的部分设置在下侧壁与测试图案之间，

其中，下绝缘层的侧壁是下侧壁的一部分。

5.根据权利要求2所述的半导体装置，

其中，连接表面是下绝缘层的凹进的上表面。

6.根据权利要求2所述的半导体装置，

其中，连接表面是下绝缘层的上表面的一部分，

其中，下绝缘层的上表面的部分被中间绝缘层暴露。

7.根据权利要求2所述的半导体装置，

其中，中间绝缘层包括在抗拉强度上比下绝缘层大的材料层。

8.根据权利要求7所述的半导体装置，

CN112951804B权利要求书2/4页

3

其中，中间绝缘层包括SiCN层。

9.根据权利要求2所述的半导体装置，

其中，存储器单元包括动态随机存取存储器单元、静态随机存取存储器单元、闪速存储器单元、磁阻随机存取存储器单元、相变随机存取存储器单元、铁电随机存取存