数字电路计数器.pptVIP

  • 0
  • 0
  • 约小于1千字
  • 约 11页
  • 2026-01-28 发布于北京
  • 举报

§7.4计数器一、计数器的功能和分类二进制计数器(没有无效态)非二进制计数器(有无效态)加法计数器计数器减法计数器可控计数器同步计数器异步计数器可逆计数器不可逆计数器

DQF0Q0二、二进制计数器1.异步二进制加法计数器边沿D触发器构成的异步二进制加法计数器DQF1Q1DQF2Q2CP驱动方程

状态方程(时钟方程)状态转换真值表

状态转换图时序图CPQ0Q1Q2二分频器fcp/2四分频器fcp/4八分频器fcp/8特点:用T’触发器构成,时钟下降沿触发最低位,低位下降沿触发高位。

DQF0Q0CPDQF1Q1DQF2Q2CPQ0Q1Q2二分频器f/2四分频器f/4八分频器f/8特点:用T’触发器构成,时钟上升沿触发最低位,低位下降沿触发高位。维阻D触发器构成的异步二进制加法计数器

Q02.异步二进制减法计数器维阻JK触发器构成的异步二进制减法计数器CPQ1Q2驱动方程

状态方程(时钟方程)状态转换真值表

状态转换图CPQ0Q1Q2二分频器f/2四分频器f/4八分频器f/8时序图特点:用T’触发器构成,时钟上升沿触发最低位,低位上升沿触发高位。

边沿JK触发器构成的异步二进制减法计数器Q0Q1Q2CPQ0Q1Q2二分频器f/2四分频器f/4八分频器f/8特点:用T’触发器构成,时钟下降沿触发最低位,低位上升沿触发高位。

3.异步可逆计数器维阻D触发器构成的异步二进制可逆计数器DQF0Q0CPDQF1Q1DQF2Q2X当X=1时,是加法计数器当X=0时,是减法计数器

谢谢大家!ThankYou!

文档评论(0)

1亿VIP精品文档

相关文档