《基于FPGA的现代数字电路设计》_第4章.pptVIP

图4.29矢量波形文件编辑窗口返回图4.30“InsertNodeorBus”对话框返回图4.31“NodeFinder”对话框返回图4.32输入/输出引脚列表返回图4.33选择输入/输出节点返回图4.34查找节点后的”InsertNodeorBus”对话框返回图4.35添加节点后的矢量波形文件编辑窗口返回图4.36编辑输入信号返回图4.37设置功能仿真类型返回图4.38仿真结果返回图4.39时序仿真结果返回图4.40选择要分配的引脚返回图4.41完成所有引脚的分配返回图4.42未经配置的下载窗口返回图4.43“HardwareSetup”对话框返回图4.44下载电缆选择对话框返回图4.45选择下载文件返回图4.46JTAG模式下载完毕返回图4.47ActiveSerial模式下载完毕返回图4.48“RTLViewer”对话框返回图4.49“TechnologyMapViewer”对话框返回图4.50生成的图元符号返回图4.90信息保存对话框返回图4.91在工程中是否添加SignalTap文件提示对话框返回图4.53输入代码后的文本文件编辑框返回图4.54“InsertTemplate”对话框返回图4.57建立新工程返回图4.58完成工程的配置返回图4.59编译工程返回图4.60“New”对话框返回图4.61矢量波形文件编辑窗口返回图4.62选择输入/输出节点返回图4.63查找节点后的”InsertNodeorBus”对话框返回图4.64添加节点后的矢量波形编辑窗口返回图4.65编辑输入信号返回图4.66保存矢量波形文件返回图4.67仿真模式选择返回图4.70分配引脚返回图4.71生成的十进制计数器图元符号返回图4.72生成的十进制计数器图元符号返回图4.76完整电路图返回图4.77编译工程返回图4.78功能仿真结果返回图4.79时序仿真结果返回图4.80引脚分配返回图4.9生成的图表模块返回图4.10“BlockProperties”对话框返回图4.11添加输入端口返回图4.21工程向导的基本信息返回图4.22添加文件对话框返回图4.23器件类型设置对话框返回图4.24EDA工具设置对话框返回图4.25工程信息概要返回图4.26编译完成时的界面返回图4.27编译结果界面返回图4.28“New”对话框返回4.3混合设计4.3.1建立计数器文件需要建立两个VHDL的文本文件。cnt4.vhd文件描述十进制计数器，seg_7.vhd文件描述七段译码显示电路。cnt4.vhd程序的功能是在时钟的驱动下循环产生0～9的二进制数，其代码如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4IS下一页返回4.3混合设计

PORT(CLK:INSTD_LOGIC;EN:INSTD_LOGIC;RST:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCNT4;ARCHITECTUREARTOFCNT4ISSIGNALCNT:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK,EN,RST)上一页下一页返回4.3混合设计BEGINIFRST=1THENCNT=0000;ELSIFCLKEVENTANDCLK=1THENIFEN=1THENIFCNT9THENCNT=CNT+1;ELSECNT=0000;ENDIF;ENDIF;ENDIF;上一页下一页返回4.3混合设计

ENDPROCESS;Q=CNT;ENDART;该程序经编译仿真正确后，建立图元符号。单击“File”|“Create”/“Update”|“SymbolFilesforCurrentFile”命令，生成“.bsf”格式的图元文件，以备后面使用。生成的十进制计数器图元符号如图4.71所示。上一页下一页返回4.3混合设计

4.3.2建立七段译码显示电路文件SEG_7程序