CN115000183A 混合阵列终端功率器件及其制作方法 （西安电子科技大学）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN115000183A(43)申请公布日2022.09.02

(21)申请号202210583543.5

(22)申请日2022.05.25

(71)申请人西安电子科技大学

地址710071陕西省西安市太白南路2号

(72)发明人毛维杨卿慧杨翠杜鸣

史江义马佩军张进成郝跃

(74)专利代理机构陕西电子工业专利中心

61205

专利代理师王品华

(51)Int.CI.

HO1L29/872(2006.01)

HO1L29/06(2006.01)

HO1L21/329(2006.01)

权利要求书2页说明书8页附图6页

(54)发明名称

混合阵列终端功率器件及其制作方法

(57)摘要

CN115000183A本发明公开了一种混合阵列终端功率器件及其制作方法，主要解决现有肖特基二极管开启电压高、输出电流小和反向漏电大的问题，其包括：衬底、过渡层、势垒层和钝化层；钝化层的左侧设有阴极槽，阴极槽上方设有阴极；钝化层的右侧设置有欧姆块，其底部与势垒层的上表面接触；欧姆块的左侧从右到左依次设有M个阳极块、N个肖特基终端、K个P型阵列块，阳极块和肖特基终端的下部位于过渡层中；P型阵列块的下表面与势垒层的上表面接触；阳极块、肖特基终端、P型阵列块和欧姆块的上表面设有互连金属，用于同时给阳极块、肖特基终端、P型阵列块和欧姆块

CN115000183A

阴极7

钝化层4

个阳极块K个P型陈

个阳极块

块10

欧姆块B

CN115000183A权利要求书1/2页

2

1.一种混合阵列终端功率器件，自下而上包括：衬底(1)、过渡层(2)、势垒层(3)、钝化层(4),势垒层(3)上面的钝化层(4)的左侧设有阴极槽(5),阴极槽上方设有阴极(7),其特征在于：

所述钝化层(4)的右侧设置有欧姆块(8),其底部与势垒层(3)的上表面接触；

所述欧姆块(8)的左侧从右到左依次设有M个阳极块(14)、N个肖特基终端(13)、K个P型阵列块(10),阳极块(14)和肖特基终端(13)的下部位于过渡层(2)中，P型阵列块(10)的下表面与势垒层(3)的上表面接触；

所述阳极块(14)、肖特基终端(13)、P型阵列块(10)和欧姆块(8)的上表面设有互连金属(15),用于同时给阳极块(14)、肖特基终端(13)、P型阵列块(10)和欧姆块(8)施加电压。

2.根据权利要求1所述的器件，其特征在于：

所述衬底(1)采用蓝宝石或碳化硅或硅或石墨烯材料；

所述钝化层(4)采用SiO?、SiN、Al?O?、Sc?O?、HfO?、TiO?中的任意一种。

3.根据权利要求1所述的器件，其特征在于：

所述势垒层(3)的厚度a为3nm～100nm;

所述钝化层(4)的厚度b为5nm～1000nm;

所述阳极块(14)和肖特基终端(13)的高度c相同，ca+b。

4.根据权利要求1所述的器件，其特征在于：

所述P型阵列块(10)与肖特基终端(13)之间的最小横向间距d大于0;

所述肖特基终端(13)与阳极块(14)之间的最小横向间距e大于0;

所述阳极块(14)与欧姆块(8)之间的最小横向间距f大于0。

5.根据权利要求1所述的器件，其特征在于：

所述K个P型阵列块(10)之间的最小纵向间距g大于0;

所述N个肖特基终端(13)之间的最小纵向间距h大于0。

6.根据权利要求1所述的器件，其特征在于：

所述M个阳极块(14)等间距分布，各阳极块之间的纵向间距i大于0,当器件处于平衡状态时，阳极块14之间产生耗尽区，电流通路被耗尽区夹断；

所述N个肖特基终端(13)和K个P型阵列块交错分布；

K≥2,N≥1,M≥2。

7.一种混合阵列终端功率器件制作方法，其特征在于，包括如下步骤：

A)在衬底(1)上外延GaN半导体材料，形成过渡层(2);

B)在过渡层(2)上外延GaN基宽禁带半导体材料，形成势垒层(3);

C)在势垒层(3)上淀积绝缘物，形成钝化层(4);

D)在钝化层(4)上第一次制作掩膜，利用该掩膜在钝化层(4)左侧和右侧同时进行刻蚀，刻蚀至势垒层(3)的上表面为止，形成阴极槽(5)和欧姆槽(6);

E)在钝化层(4)、欧姆槽(6)和阴极槽(5)上第二次制作掩膜，利用该掩膜在阴极槽(5)和欧姆槽(6)上方淀积金属，并进行快速热退火，形成阴极(7)和欧姆块