CN115424924A 一种用于mos管栅极制作的多晶硅栅的制造和蚀刻方法 （锐立平芯微电子(广州)有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN115424924A(43)申请公布日2022.12.02

(21)申请号202211309826.7

(22)申请日2022.10.25

(66)本国优先权数据

202210467654.X2022.04.29CN

(51)Int.CI.

HO1L21/28(2006.01)

H01L29/423(2006.01)HO1L21/67(2006.01)

(71)申请人锐立平芯微电子(广州)有限责任公

司

地址510000广东省广州市黄埔区开发大

道348号建设大厦710室

申请人广东省大湾区集成电路与系统应用

研究院

(72)发明人陈应杰叶甜春陈少民李彬鸿

(74)专利代理机构无锡市汇诚永信专利代理事务所(普通合伙)32260

专利代理师葛莉华

权利要求书1页说明书5页附图5页

(54)发明名称

一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法

(57)摘要

CN115424924A本发明涉及MOS管栅极制造技术领域，公开了一种用于MOS管栅极制作的多晶硅栅的制造和蚀刻方法，其中制作方法包括依次在衬底上制作第一多晶硅栅层、蚀刻停止层和第二多晶硅栅层，蚀刻方法包括分三次依次蚀刻第二多晶硅栅层、蚀刻停止层和第一多晶硅栅层，在实际使用时，通过本发明对不同类别和不同沟长的MOS管的多晶硅栅同时蚀刻时，蚀刻栅氧化层的最大厚度不会超过第一多晶硅栅层的厚度，进而确保在蚀刻多晶硅栅时不会由于MOS管的种类和沟道长

CN115424924A

S1

在所述第二多晶硅层上方制作掩模版

S2

对所述掩模版上与所述多晶

硅栅对应的区域进行曝光

S3

使用第一蚀刻工艺蚀刻

所述第二多晶硅栅层

S4

使用第二蚀刻工艺蚀刻所述蚀刻停止层

S5

使用第三蚀刻工艺蚀刻

所述第一多晶硅栅层

CN115424924A权利要求书1/1页

2

1.一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，包括如下步骤：

S1:在衬底上制作第一厚度的第一多晶硅栅层；

S2:在所述第一多晶硅栅层上制作第二厚度的蚀刻停止层；

S3:在所述第一蚀刻停止层上制作第二厚度的第二多晶硅栅层，所述第二多晶硅栅层的蚀刻选择比大于所述蚀刻停止层。

2.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，步骤S2中在对所述第一多晶硅栅层进行氧化，在所述第一多晶硅栅层的顶部生长第二厚度的氧化层，该氧化层为所述蚀刻停止层。

3.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，所述蚀刻停止层的材料为SIN或者SION。

4.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，所述第二多晶硅栅层的厚度与所述第一多晶硅栅层的厚度的比值在9～11之间。

5.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，步骤S1、S2和S3中分别使用化学气相沉积工艺、物理气相沉积工艺或者原子层沉降工艺来制作所述第一多晶硅栅层、蚀刻停止层和第二多晶硅栅层。

6.根据权利要求1所述的一种用于MOS管栅极制作的多晶硅栅的制造方法，其特征在于，所述蚀刻停止层的厚度在9A～11A之间。

7.一种用于MOS管栅极制作的多晶硅栅的蚀刻方法，其特征在于，对于权利要求1-6任一项所述的用于MOS管栅极制作的多晶硅栅的制造方法制作的多晶硅栅进行蚀刻，包括以下步骤：

S1:在所述第二多晶硅层上方制作掩模版；

S2:对所述掩模版上与所述多晶硅栅对应的区域进行曝光；

S3:使用第一蚀刻工艺蚀刻所述第二多晶硅栅层；

S4:使用第二蚀刻工艺蚀刻所述蚀刻停止层；

S5:使用第三蚀刻工艺蚀刻所述第一多晶硅栅层。

8.根据权利要求7所述的一种用于MOS管栅极制作的多晶硅栅的蚀刻方法，其特征在于，在步骤S3中，所述第一蚀刻工艺中用到的蚀刻材料对所述第二多晶硅栅层的蚀刻选择比大于对所述蚀刻停止层的蚀刻选择比。

9.根据权利要求7所述的一种用于MOS管栅极制作的多晶硅栅的蚀刻方法，其特征在于，在步骤S4中，所述第二蚀刻工艺中用到的蚀刻材料对所述蚀刻停止层的蚀刻选择比大于对所述第一多晶硅栅层的蚀刻选择比。

CN115424924A