CN114551466A 半导体器件的制作方法、半导体器件以及三维存储器 （长江存储科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN114551466A(43)申请公布日2022.05.27

(21)申请号202210163882.8

(22)申请日2022.02.22

(71)申请人长江存储科技有限责任公司

地址430074湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人孔翠翠张坤吴林春周文犀

(74)专利代理机构北京康信知识产权代理有限责任公司11240

专利代理师霍文娟

(51)Int.CI.

HO1L27/1157(2017.01)

HO1L27/11582(2017.01)

H01L29/423(2006.01)

权利要求书2页说明书11页附图13页

(54)发明名称

半导体器件的制作方法、半导体器件以及三维存储器

(57)摘要

CN114551466A本申请提供了一种半导体器件的制作方法、半导体器件以及三维存储器，该方法包括：在衬底上依次形成叠置的堆叠结构以及第一介质层，堆叠结构包括本体结构以及位于本体结构中的刻蚀停止部，本体结构包括沿远离衬底的方向交替叠置的第一绝缘层以及牺牲层；去除部分的第一介质层、部分的本体结构以及刻蚀停止部，形成位于第一介质层中和堆叠结构中的第一开口；在第一开口中形成填充部，得到存储阵列结构；依次去除存储阵列结构的衬底以及部分的堆叠结构，在堆叠结构中形成第二开口，第二开口贯穿至填充部；去除填充部，得到栅极线狭缝。本申请较好地缓解了现有技术中3DNAND层数较多时

CN114551466A

在衬底上依次形成叠置的堆叠结构以及第一介质

在衬底上依次形成叠置的堆叠结构以及第一介质

层，所述堆叠结构包括本体结构以及位于所述本

体结构中的刻蚀停止部，所述本体结构包括沿远

离所述衬底的方向交替叠置的第一绝缘层以及牺

牲层；

去除部分的所述第一介质层、部分的所述本体结

构以及所述刻蚀停止部，形成位于所述第一介质、

层中和所述堆叠结构中的第一开口；

在所述第一开口中形成填充部，得到存储阵列结

构；

依次去除所述存储阵列结构的所述衬底以及部分

的所述堆叠结构，在所述堆叠结构中形成第二开

口，所述第二开口贯穿至所述填充部；

去除所述填充部，得到栅极线狭缝。

S101

S102

S103

S104

S105

CN114551466A权利要求书1/2页

2

1.一种半导体器件的制作方法，其特征在于，包括：

在衬底上依次形成叠置的堆叠结构以及第一介质层，所述堆叠结构包括本体结构以及位于所述本体结构中的刻蚀停止部，所述本体结构包括交替叠置的第一绝缘层以及牺牲层；

去除部分的所述第一介质层、部分的所述本体结构以及所述刻蚀停止部，形成位于所述第一介质层中和所述堆叠结构中的第一开口；

在所述第一开口中形成填充部，得到存储阵列结构；

依次去除所述存储阵列结构的所述衬底以及部分的所述堆叠结构，在所述堆叠结构中形成第二开口，所述第二开口贯穿至所述填充部；

去除所述填充部，得到栅极线狭缝。

2.根据权利要求1所述的方法，其特征在于，去除部分的所述第一介质层、部分的所述本体结构以及所述刻蚀停止部，形成位于所述第一介质层中和所述堆叠结构中的第一开口，包括：

去除部分的所述第一介质层以及部分的所述本体结构，使得所述刻蚀停止部裸露；

去除所述刻蚀停止部，形成第一凹槽；

去除所述第一凹槽侧壁的各所述牺牲层的部分，以在所述第一凹槽的侧壁上形成多个第二凹槽，得到所述第一开口。

3.根据权利要求1所述的方法，其特征在于，在所述第一开口中形成填充部，得到存储阵列结构之后，在依次去除所述存储阵列结构的所述衬底以及部分的所述堆叠结构，在所述堆叠结构中形成第二开口之前，所述方法还包括：

提供CMOS结构；

对所述CMOS结构以及所述存储阵列结构进行键合，得到键合结构。

4.根据权利要求3所述的方法，其特征在于，依次去除所述存储阵列结构的所述衬底以及部分的所述堆叠结构，在所述堆叠结构中形成第二开口，包括：

去除所述键合结构的所述衬底，以使得所述堆叠结构裸露；

去除部分裸露的所述堆叠结构，在所述堆叠结构中形成第三凹槽，所述第三凹槽使得所述填充部裸露；

去除所述第三凹槽侧壁的各所述牺牲层的部分，以在所述第三凹槽的侧壁上形成多个第四凹槽，得到所述第二开口。

5.根据权利要求1所述的方法，其