CN114420537A 用于降低功率器件内应力的外延片制作方法及外延片 （上海至纯洁净系统科技股份有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114420537A

(43)申请公布日2022.04.29

(21)申请号202111647201.7

(22)申请日2021.12.29

(71)申请人上海至纯洁净系统科技股份有限公司

地址200241上海市闵行区紫海路170号

申请人至微半导体(上海)有限公司

(72)发明人邓信甫黄茂烘唐宝国

(74)专利代理机构上海申新律师事务所31272代理人竺路玲

(51)Int.CI.

HO1L21/02(2006.01)

权利要求书1页说明书4页附图3页

(54)发明名称

用于降低功率器件内应力的外延片制作方法及外延片

(57)摘要

CN114420537A本发明涉及半导体器件制造技术领域，具体涉及一种用于降低功率器件内应力的外延片制作方法及外延片，包括：一种用于降低功率器件内应力的外延片制作方法，包括：形成一衬底，所述衬底为第一材质；于所述衬底的表面蚀刻形成多个第一沟槽；于所述衬底上方形成一缓冲层，所述缓冲层为第二材质；于所述缓冲层的表面蚀刻形成多个第二沟槽；于所述缓冲层表面形成一外延层，以形成一外延片。本发明的有益效果在于：通过设置缓冲层避免了现有技术中衬底和外延层应力释放不充分的问题，并通过设置第一沟

CN114420537A

形成一衬底；

形成一衬底；

于衬底的表面蚀刻形成多个第一沟槽；

于衬底上方形成一缓冲层；

于缓冲层的表面蚀刻形成多个第二沟槽；

于缓冲层表面形成一外延层，以形成一外延片。

CN114420537A权利要求书1/1页

2

1.一种用于降低功率器件内应力的外延片制作方法，其特征在于，包括：

形成一衬底，所述衬底为第一材质；

于所述衬底的表面蚀刻形成多个第一沟槽；

于所述衬底上方形成一缓冲层，所述缓冲层为第二材质；

于所述缓冲层的表面蚀刻形成多个第二沟槽；

于所述缓冲层表面形成一外延层，以形成一外延片；

所述外延层为第三材质。

2.根据权利要求1所述的外延片制作方法，其特征在于，所述第一沟槽与所述第二沟槽在垂直方向上相互错开。

3.根据权利要求1所述的外延片制作方法，其特征在于，所述第一沟槽和所述第二沟槽均采用湿法蚀刻方法形成；

所述湿法蚀刻方法具体包括：

于器件的部分表面涂覆光刻胶，以暴露预设的沟槽形成区域；

对所述器件进行湿法蚀刻以形成沟槽；

去除所述光刻胶，对所述器件进行清洗。

4.根据权利要求1所述的外延片制作方法，其特征在于，所述第一材质为硅或蓝宝石或氮化镓铝。

5.根据权利要求1所述的外延片制作方法，其特征在于，所述第二材质为氮化镓或氮化铝。

6.根据权利要求1所述的外延片制作方法，其特征在于，所述第三材质为氮化镓或蓝宝石。

7.根据权利要求1所述的外延片制作方法，其特征在于，于所述外延层形成之后还包括一平坦化过程，所述平坦化过程包括：

获取所述外延层的当前厚度、最高点和最低点；

根据所述最高点、所述最低点和一预设的厚度下限生成平坦厚度；

根据所述平坦厚度对所述外延层进行抛光，以完成所述平坦化过程。

8.根据权利要求1所述的外延片制作方法，其特征在于，所述缓冲层的厚度在3nm~10nm之间。

9.一种外延片，其特征在于，包括衬底，所述衬底上方依次设置有缓冲层和外延层；所述衬底的上表面具有多个第一沟槽；

所述缓冲层的上表面具有多个第二沟槽；

所述外延片根据权利要求1-8任意一项所述的外延片制作方法形成。

CN114420537A说明书1/4页

3

用于降低功率器件内应力的外延片制作方法及外延片

技术领域

[0001]本发明涉及半导体器件制造技术领域，具体涉及一种用于降低功率器件内应力的外延片制作方法及外延片。

背景技术

[0002]衬底，指基于半导体单晶材料，如单晶硅制备而成的晶圆片，其在半导体器件中通常作为基底承载上方的有源器件。通常情况下，衬底的制作方法主要是对单晶材料进行切片、打磨、抛光形成。外延层，指基于外延工艺在衬底上方形成的结构。其通常是在加工好的单晶衬底上方生长形成一层新的单晶层，进而改善整体结构的电气特性。一般来说，通过制备外延