CN114400206A 一种集成sbr的sgt mosfet的制作方法 （捷捷微电(上海)科技有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN114400206A

(43)申请公布日2022.04.26

(21)申请号202210063171.3

(22)申请日2022.01.20

(71)申请人捷捷微电(上海)科技有限公司

地址201306上海市浦东新区中国(上海)

自由贸易试验区临港新片区南汇新城

镇海洋一路333号1号楼、2号楼

(72)发明人张楠黄健孙闫涛顾昀浦宋跃桦刘静吴平丽

(74)专利代理机构广州京诺知识产权代理有限公司44407

代理人于睿虬

(51)Int.CI.

HO1L21/8249(2006.01)

HO1L29/06(2006.01)

HO1127/07(2006.01)

权利要求书1页说明书4页附图10页

(54)发明名称

一种集成SBR的SGTMOSFET的制作方法

(57)摘要

CN114400206A本发明公开了一种集成SBR的SGTMOSFET的制作方法，在外延层上形成SGT沟槽及SBR沟槽；形成ONO结构；形成第一多晶硅；形成极间氧化层；去除位于极间氧化层上方的第二氧化层；去除SBR沟槽内的极间氧化层上方的氮化物层；在沟槽内，形成第二多晶硅。本发明不需要单独制作SBR沟槽内的器件结构和SGT沟槽内的器件结构，能够一次成型SBR沟槽和SGT沟槽内的器件结构，大大简化了制作过程，节约了成本；本发明以第一氧化层和氮化物层作为SGT沟槽的栅氧，以第一氧化层作为SBR沟槽的栅氧，而位于SBR沟槽内的氮化物层又起到了保护SBR沟槽侧壁的作用，使得SBR沟槽不需要进行SAC等对准工艺，以实现SBR沟槽的CD小、mesa区域大，RDSON和VF性

CN114400206A

CN114400206A权利要求书1/1页

2

1.一种集成SBR的SGTMOSFET的制作方法，其特征在于，包括如下步骤：

提供一具有第一导电类型外延层的第一导电类型衬底，在所述外延层上开设若干沟槽，所述沟槽包括若干SGT沟槽及至少一个SBR沟槽；

在所述沟槽内依次形成第一氧化层、氮化物层、第二氧化层的ONO结构；

在由所述ONO结构形成的沟槽内填充多晶硅并回刻，形成第一多晶硅；

采用热氧化方式，在所述第一多晶硅的上方形成极间氧化层；

去除位于极间氧化层上方的第二氧化层；

设置第一掩膜，所述第一掩膜覆盖除SBR沟槽外的其他区域；

去除所述SBR沟槽内的极间氧化层上方的氮化物层；

去除所述第一掩膜；

在所述沟槽内填充多晶硅并回刻，形成第二多晶硅。

2.一种集成SBR的SGTMOSFET的制作方法，其特征在于，包括如下步骤：

提供一具有第一导电类型外延层的第一导电类型衬底，在所述外延层上开设若干沟槽，所述沟槽包括若干SGT沟槽及至少一个SBR沟槽；

在所述沟槽内依次形成第一氧化层、氮化物层、第二氧化层的ONO结构；

在由所述ONO结构形成的沟槽内填充多晶硅并回刻，形成第一多晶硅；

采用热氧化方式，在所述第一多晶硅的上方形成极间氧化层；

去除位于极间氧化层上方的第二氧化层；

在所述SGR沟槽和SBR沟槽内填充满第二多晶硅；

设置第二掩膜，所述第二掩膜覆盖除SBR沟槽外的其他区域；

去除所述SBR沟槽内的第二多晶硅；

去除所述SBR沟槽内的极间氧化层上方的氮化物层；

去除所述第二掩膜；

在所述SBR沟槽内填充多晶硅并回刻，形成第二多晶硅。

3.根据权利要求1或2所述的制作方法，其特征在于，所述第一氧化层的厚度为60-80A。

4.根据权利要求1或2所述的制作方法，其特征在于，所述氮化物层的厚度100A-1500A。

5.根据权利要求1或2所述的制作方法，其特征在于，所述第二氧化层的厚度为200A-5000A。

CN114400206A说明书1/4页

3

一种集成SBR的SGTMOSFET的制作方法

技术领域

[0001]本发明涉及半导体技术领域，具体为一种集成SBR的SGTMOSFET的制作方法。

背景技术

[0002]现有技术中，SGTMOSFET器件中集成SBR可以有效降低反向恢复时间，包括SGT沟槽及SBR沟槽，包括SG