CN112768505B 异质结功率器件及其制作方法 （西安电子科技大学）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112768505B(45)授权公告日2023.02.10

(21)申请号202011643734.3

(22)申请日2020.12.31

(65)同一申请的已公布的文献号申请公布号CN112768505A

(43)申请公布日2021.05.07

(73)专利权人西安电子科技大学

地址710071陕西省西安市太白南路2号

(72)发明人毛维刘晓雨杨翠杜鸣

高北鸾王海永马佩军赵胜雷张进成郝跃

(74)专利代理机构陕西电子工业专利中心

61205

专利代理师王品华朱红星

(51)Int.CI.

HO1L29/06(2006.01)

H01L29/20(2006.01)

H01L29/417(2006.01)

H01L29/423(2006.01)

H01L29/778(2006.01)

H01L21/335(2006.01)

(56)对比文件

US2013140578A1,2013.06.06USB1,2020.11.10

审查员靳苹苹

权利要求书3页说明书11页附图5页

(54)发明名称

异质结功率器件及其制作方法

(57)摘要

CN112768505B本发明公开了一种异质结功率器件及其制作方法，主要解决现有氮化镓基器件存在电流崩塌现象和击穿电压低的问题，其包括：衬底(1)、过渡层(2)、势垒层(3)、源槽(7)、漏槽(8)、源极(9)、漏接触(10)、浮岛金属(11)、漏岛金属(12)、栅极(14)和钝化层(16)。势垒层上从左到右依次设有栅岛(4)、浮岛(5)和漏岛(6);浮岛(5)由2n-1个独立P型半导体块组成，漏岛(6)由m个P型半导体长方体块组成，每个长方体块之间设有凹槽(13);该凹槽的内部、前后及右侧均淀积有金属，形成肖特基接触(15)。本发明能抑制电流崩塌，

CN112768505B

浮岛5漏岛金属12

浮岛5

漏岛金属12

浮岛金属11

肖特基接触15↓

漏岛6

,属接触10

源槽7

过渡层2

衬底1

(2n-1)个P型半导体块

钝化层16

势垒层3

源极9

栅岛4

CN112768505B权利要求书1/3页

2

1.一种异质结功率器件，自下而上包括：衬底(1)、过渡层(2)和势垒层(3),势垒层(3)的左侧边缘设有源槽(7),其上部淀积有源极(9),势垒层(3)的右侧边缘设有漏槽(8),其上部淀积有漏接触(10),势垒层(3)的上部设有栅岛(4),其上部淀积有栅极(14),其特征在于：

所述栅岛(4)右边的势垒层(3)上依次设有浮岛(5)和漏岛(6),浮岛(5)的上部淀积有浮岛金属(11),漏岛(6)的上部淀积有漏岛金属(12);

所述浮岛(5)包括2n-1个大小相同的独立P型半导体块，且以第n个独立P型半导体块为中心呈左右对应放置，其左侧的第一个独立P型半导体块与栅岛(4)的间距为M?,第二个独立P型半导体块与第一个独立P型半导体块的间距为M?,以此类推，左侧第n个独立P型半导体块与第n-1个独立P型半导体块的间距为M,且0.1μm≤M?M?...M≤10μm;在第n个独立P型半导体块右侧，其第1个独立P型半导体块与漏岛(6)的间距为N?,第2个独立P型半导体块与第1个独立P型半导体块的间距为N?,以此类推，右侧第n个独立P型半导体块与第n-1个独立P型半导体块的间距为N,且0.1μm≤N?N?...N≤10μm,n1;

所述漏岛(6)的高度与栅岛(4)的高度g相同，其包括m个P型半导体长方体块，通过对漏岛(6)的m个P型半导体长方体块之间的势垒层(3)进行刻蚀形成凹槽(13),所有凹槽(13)均相同，凹槽的个数为m-1个，m≥2;

所述凹槽(13)的内部、前后及右侧均淀积有肖特基接触(15),其部分覆盖前后的漏岛

(6)和右侧的漏接触(10);

所述势垒层(3)、栅岛(4)、浮岛(5)、漏岛(6)、源极(9)、漏接触(10)、浮岛金属(11)、栅极(14)和肖特基接触(15)的上部均包裹钝化层(16)。

2.根据权利要求1所述的器件，其特征在于：

所述衬底(1)采用蓝宝石或碳化硅或硅或石墨烯材料；

所述势垒层(3)的高度h为5～100nm。

3.根据权利要求1所述的器件，其特征