CN113284892B 半导体元件及其制作方法 （联华电子股份有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN113284892B(45)授权公告日2023.08.15

(21)申请号202110417853.5

(22)申请日2014.08.04

(65)同一申请的已公布的文献号申请公布号CN113284892A

(43)申请公布日2021.08.20

(30)优先权数据

1031235082014.07.08TW

(62)分案原申请数据

201410379206.X2014.08.04

(73)专利权人联华电子股份有限公司地址中国台湾新竹市

(72)发明人洪庆文吴家荣张宗宏林静龄李怡慧黄志森陈意维林俊贤

(74)专利代理机构北京市柳沈律师事务所

11105

专利代理师陈小雯

(51)Int.CI.

HO1L27/088(2006.01)

H01L29/78(2006.01)

H01L29/45(2006.01)

H01L21/8234(2006.01)

H01L21/336(2006.01)

H01L21/285(2006.01)

(56)对比文件

CN103117296A,2013.05.22

US6650017B1,2003.11.18

US2002037644A1,2002.03.28US2004192026A1,2004.09.30US2003119309A1,2003.06.26US2005104091A1,2005.05.19US2011248355A1,2011.10.13US5998873A,1999.12.07

US2006141721A1,2006.06.29CN103855077A,2014.06.11

US2013240996A1,2013.09.19US2014048878A1,2014.02.20

审查员游润

权利要求书2页说明书5页附图4页

(54)发明名称

半导体元件及其制作方法

(57)摘要

CN113284892B本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含鳍状结构设于基底上、浅沟隔离环绕该鳍状结构、第一金属栅极设于鳍状结构上、第二金属栅极设于第一金属栅极一侧的鳍状结构边缘以及浅沟隔离上、第三金属栅极设于第一金属栅极另一侧的鳍状结构边缘以及浅沟隔离上、源极/漏极区域设于第一金属栅极两侧的基底中、层间介电层设于基底上并围绕第一金属栅极、第二金属栅极以及第三金属栅极、多个接触插塞电连接源极/漏极区域以及金

CN113284892B

CN113284892B权利要求书1/2页

2

1.一种半导体元件，其特征在于，包含：

鳍状结构，设于基底上；

浅沟隔离，环绕该鳍状结构；

第一金属栅极，设于该鳍状结构上；

第二金属栅极，设于该第一金属栅极一侧的该鳍状结构边缘以及该浅沟隔离上；

第三金属栅极，设于该第一金属栅极另一侧的该鳍状结构边缘以及该浅沟隔离上；

接触洞蚀刻停止层，环绕该第一金属栅极、该第二金属栅极以及该第三金属栅极；

源极/漏极区域，设于该第一金属栅极两侧的该基底中；

层间介电层，设于该基底上并围绕该第一金属栅极、该第二金属栅极以及该第三金属栅极；

多个接触插塞，电连接该源极/漏极区域，该多个接触插塞包含第一金属层与第二金属层，且该第一金属层环绕该第二金属层；以及

金属硅化物，设于该多个接触插塞及该源极/漏极区域之间，其中该金属硅化物包含C54相位的结构，该金属硅化物直接接触该第二金属层，该接触洞蚀刻停止层位于该金属硅化物上，且该接触插塞的宽度与两接触洞蚀刻停止层的宽度之和等于金属硅化物的宽度。

2.如权利要求1所述的半导体元件，另包含外延层设于该金属硅化物与该源极/漏极区域之间。

3.如权利要求1所述的半导体元件，其中该多个接触插塞包含第三金属层，且该第一金属层环绕该第三金属层。

4.如权利要求3所述的半导体元件，其中该第一金属层选自由钛、钴、镍及铂所构成的群组，该第二金属层包含氮化钛，该第三金属层包含钨。

5.一种半导体元件，其特征在于，包含：

第一金属栅极与第二金属栅极，设于基底上；

接触洞蚀刻停止层，环绕该第一金属栅极与该第二金属栅极；

源极/漏极区域，设于邻近该第一金属栅极的该基底中