CN112928161A 高电子迁移率晶体管及其制作方法 （联华电子股份有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN112928161A

(43)申请公布日2021.06.08

(21)申请号201911241221.7

(22)申请日2019.12.06

(71)申请人联华电子股份有限公司地址中国台湾新竹市

(72)发明人陈柏荣黄哲弘张峻铭徐仪珊叶治东黄信川廖文荣侯俊良

(74)专利代理机构北京市柳沈律师事务所

11105

代理人陈小雯

(51)Int.CI.

H01L29/778(2006.01)

H01L21/335(2006.01)

权利要求书2页说明书6页附图4页

(54)发明名称

高电子迁移率晶体管及其制作方法

(57)摘要

CN112928161A本发明公开一种高电子迁移率晶体管及其制作方法，其中该制作高电子迁移率晶体管(highelectronmobilitytransistor,HEMT)的方法为，首先形成一第一阻障层于一基底上，然后形成一P型半导体层于该第一阻障层上，形成一硬掩模于该P型半导体层上，图案化该硬掩模以及该P型半导体层，再形成一间隙壁于该硬

CN112928161A

2

CN112928161A权利要求书1/2页

1.一种制作高电子迁移率晶体管(highelectronmobilitytransistor,HEMT)的方法，其特征在于，包含：

形成第一阻障层于基底上；

形成P型半导体层于该第一阻障层上；

形成硬掩模于该P型半导体层上；

图案化该硬掩模以及该P型半导体层；以及

形成间隙壁于该硬掩模以及该P型半导体层旁。

2.如权利要求1所述的方法，另包含在形成该第一阻障层之前形成缓冲层于该基底上。

3.如权利要求1所述的方法，另包含：

形成第二阻障层于该间隙壁旁的该第一阻障层上；

形成栅极电极于该硬掩模上；以及

形成源极电极以及漏极电极于该间隙壁两侧。

4.如权利要求3所述的方法，其中该硬掩模包含金属。

5.如权利要求1所述的方法，另包含：

形成第二阻障层于该间隙壁旁的该第一阻障层上；

形成栅极电极于该硬掩模内并设于该P型半导体层上；以及

形成源极电极以及漏极电极于该间隙壁两侧。

6.如权利要求5所述的方法，其中该硬掩模包含介电材料。

7.如权利要求1所述的方法，其中该第一阻障层包含AlxGa1-xN。

8.一种制作高电子迁移率晶体管(highelectronmobilitytransistor,HEMT)的方法，其特征在于，包含：

形成第一阻障层于基底上；

形成P型半导体层于该第一阻障层上；

图案化该P型半导体层；以及

形成间隙壁于该硬掩模以及该P型半导体层旁。

9.如权利要求8所述的方法，另包含于形成该第一阻障层之前形成缓冲层于该基底上。

10.如权利要求8所述的方法，另包含：

形成第二阻障层于该P型半导体层以及该间隙壁旁的该第一阻障层上；

形成硬掩模于该第二阻障层上；

平坦化该硬掩模；

形成栅极电极于该P型半导体层上；以及

形成源极电极以及漏极电极于该间隙壁两侧。

11.如权利要求10所述的方法，另包含平坦化该硬掩模以及该第二阻障层并使该硬掩模顶部切齐该P型半导体层顶部。

12.如权利要求8所述的方法，其中该第一阻障层包含AlxGa1-xN。

13.一种高电子迁移率晶体管(highelectronmobilitytransistor,HEMT),其特征在于，包含：

缓冲层，设于基底上；

第一阻障层，设于该缓冲层上；

CN112928161A权利要求书2/2页

3

P型半导体层，设于该第一阻障层上；以及

间隙壁，设于P型半导体层旁。

14.如权利要求13所述的高电子迁移率晶体管，另包含：

栅极电极，设于该P型半导体层上；以及

源极电极以及漏极电极于该间隙壁两侧。

15.如权利要求14所述的高电子迁移率晶体管，另包含硬掩模设于该P型半导体层以及该栅极电极之间。

16.如权利要求15所述的高电子迁移率晶体管，其中该硬掩模包含金属。

17.如权利要求14所述的高电子迁移率晶体管，另包含硬掩模，设于该P型半导体层上并环绕该栅极电极。

18.如权利要求17所述的高