CN113889528B 可分离多层GaN衬底及其制作方法、半导体芯片制作方法 （苏州纳维科技有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(45)授权

(10)授权公告号CN113889528B公告日2022.04.19

(21)申请号202111479532.4

(22)申请日2021.12.07

(65)同一申请的已公布的文献号申请公布号CN113889528A

(43)申请公布日2022.01.04

(73)专利权人苏州纳维科技有限公司

地址215123江苏省苏州市工业园区金鸡

湖大道99号苏州纳米城西北区20幢518室

(72)发明人徐琳苏克勇陈吉湖聂恒亮

(74)专利代理机构杭州钤韬知识产权代理事务所(普通合伙)33329

代理人赵杰香金丹丹

(51)Int.CI.

HO1L29/20(2006.01)

H01L21/02(2006.01)

H01L21/683(2006.01)

C30B25/20(2006.01)

C30B29/40(2006.01)

C30B33/08(2006.01)

(56)对比文件

CN112993103A,2021.06.18

CN214378354U,2021.10.08

US2016130717A1,2016.05.12

JP2011009521A,2011.01.13审查员张伟兵

权利要求书2页说明书9页附图2页

(54)发明名称

可分离多层GaN衬底及其制作方法、半导体芯片制作方法

(57)摘要

CN113889528B131211本发明公开了一种可分离的多层GaN衬底，至少包括三层结构，其中包括GaN基层，位于该GaN基层上的氮化物牺牲层，位于该氮化物牺牲层上的GaN功能层，其中所述GaN功能层上设有开窗，所述开窗内设有金属电极，所述金属电极欧姆接触在所述氮化物牺牲层上，这样可以有效改善化学腐蚀氮化物牺牲层时GaN基层出现裂纹的情况，并且对器件寿命具有有效延长。本发明可以通过去除氮化物牺牲层，将GaN基层和功能层分离，分离后的GaN

CN113889528B

13

12

11

CN113889528B权利要求书1/2页

2

1.一种可分离的多层GaN衬底，其特征在于，包括：

GaN功能层，用以制作半导体器件或在其表面形成半导体器件的外延层，

GaN基层，位于该GaN功能层下方，用以对所述GaN功能层提供支撑，

氮化物牺牲层，位于该GaN基层和GaN功能层之间，所述氮化物牺牲层用以通过电化学腐蚀工艺被腐蚀去除，从而使得所述GaN基层与所述GaN功能层相互分离，且该GaN基层在分离之后，能再次用在下一个所述多层GaN衬底中，

所述GaN基层、GaN功能层和氮化物牺牲层通过掺杂不同种类和/或浓度的杂质，使得所述氮化物牺牲层的电阻率与所述GaN基层和GaN功能层之间相差至少1个数量级，所述氮化物牺牲层的掺杂杂质为硅或锗，该氮化物牺牲层的电阻率至少小于0.01Ω*cm,其电阻率的均匀性不大于5%,

其中，所述GaN功能层上设有开窗，所述开窗设置于所述GaN功能层的中心处，所述开窗内设有金属电极，所述金属电极欧姆接触在所述氮化物牺牲层上，当所述氮化物牺牲层在所述电化学腐蚀工艺中被去除时，所述金属电极上被施加电压，以使得所述氮化物牺牲层内获得电化学腐蚀所需的电流。

2.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN基层厚度不小于200μm,位错密度不大于1x10?cm?2。

3.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN基层为非掺或铁掺GaN,该GaN基层的电阻率为大于0.1Ω*cm。

4.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN功能层的掺杂杂质为镁、铁、锰中的一种或者是非掺、铁掺掺杂层与硅或锗掺杂层的组合结构层，与氮化物牺牲层直接接触的GaN功能层的电阻率至少大于0.1Ω*cm。

5.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN功能层上设有半导体芯片阵列，所述开窗的开口大小与所述半导体芯片阵列中的单一半导体芯片尺寸相

当。

6.一种如权利要求1-5任意一项所述的可分离的多层GaN衬底的制作方法，其特征在于：包括步骤

提供一衬底，在所述衬底上制作GaN基层，并从所述衬底上剥离所述GaN基层；

在所述GaN基层上制作氮化物牺牲层，对该氮化物牺牲层进行掺杂工艺，