CN110676166A PGaN帽层的FinFET增强型器件及制作方法 （西安电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN110676166A

(43)申请公布日2020.01.10

(21)申请号201810709666.2

(22)申请日2018.07.02

(71)申请人西安电子科技大学

地址710071陕西省西安市太白南路2号

(72)发明人王冲黄泽阳何云龙郑雪峰马晓华郝跃

(74)专利代理机构西安嘉思特知识产权代理事务所(普通合伙)61230

代理人孙涛涛

(51)Int.CI.

HO1L21/335(2006.01)

HO1L29/778(2006.01)

HO1L29/423(2006.01)

HO1L29/207(2006.01)

权利要求书2页说明书9页附图3页

(54)发明名称

P-GaN帽层的FinFET增强型器件及制作方法

(57)摘要

CN110676166A本发明涉及一种P-GaN帽层的FinFET增强型器件及制作方法，包括步骤：在基片上依次生长GaN层和AlGaN势垒层形成AlGaN/GaN异质结；在异质结上生长P-GaN帽层；对异质结进行台面隔离和刻蚀，形成栅鳍；在P-GaN帽层以及异质结表面形成栅极区掩膜图形，刻蚀除栅极区掩膜图形以外的P-GaN帽层；在异质结两侧制作源、漏电极；在P-GaN帽层的区域淀积栅金属，形成FinFET栅结构栅电极，其中，栅金属覆盖在P-GaN帽层顶部及侧壁，覆盖异质结的侧壁；制作电极引线。该器件及制作方法采用P-GaN帽层结构，结合三维栅控的FinFET

CN110676166A

在基片上依次生长

在基片上依次生长GaN层和AIGaN势垒层形成A1GaV/GaN异质结

在所述AIGaN/GaN异质结上生长P-GaN帽层

对所述AIGaN/GaN异质结以及所述P-GaN帽层进行台面隔离和刻蚀，形成栅鳍

在P-GaN帽层以及AIGaN/GaN异质结上制作栅极区掩膜图形，刻蚀除棚极区掩膜图形以外的P.GaN帽层

在AIGaN/GaN异质结上方制作源电极和漏电极

制作FinFET栅结构的栅电极，其中，所述栅金属覆盖在所述P-GaN帽层的顶部、所述P.GaN帽层的侧壁，以及所述AIGaN/GaN异质结的侧壁

制作源电极、漏电极和栅电极的引线

CN110676166A权利要求书1/2页

2

1.一种P-GaN帽层的FinFET增强型器件的制作方法，其特征在于，包括如下步骤：

S1、在基片上依次生长GaN层和AlGaN势垒层形成AlGaN/GaN异质结；

S2、在所述AlGaN/GaN异质结上生长P-GaN帽层；

S3、对所述AlGaN/GaN异质结以及所述P-GaN帽层进行台面隔离和刻蚀，形成栅鳍；

S4、在P-GaN帽层以及AlGaN/GaN异质结上制作栅极区掩膜图形，刻蚀除栅极区掩膜图形以外的P-GaN帽层；

S5、在AlGaN/GaN异质结上方制作源电极和漏电极；

S6、制作FinFET栅结构的栅电极，其中，所述栅金属覆盖在所述P-GaN帽层的顶部、所述P-GaN帽层的侧壁，以及所述AlGaN/GaN异质结的侧壁；

S7、制作所述源电极、所述漏电极和所述栅电极的引线。

2.根据权利要求1所述的P-GaN帽层的FinFET增强型器件的制作方法，其特征在于，所述基片为蓝宝石基片或SiC基片。

3.根据权利要求1所述的P-GaN帽层的FinFET增强型器件的制作方法，其特征在于，所述步骤S1包括：

S11、在基片上生长厚度为1-2μm的GaN层；

S12、在GaN层上生长厚度为10-20nm的AlGaN势垒层，其中AlGaN势垒层中A1的组份含量为20%-30%。

4.根据权利要求1所述的P-GaN帽层的FinFET增强型器件的制作方法，其特征在于，所述步骤S2包括：

S21、在AlGaN势垒层上生长厚度为40-60nm掺杂Mg的GaN帽层；

S22、对掺杂Mg的GaN帽层进行热退火，形成掺杂浓度为1×101?cm?3~1×101?cm-?3的P-GaN帽层。

5.根据权利要求1所述的P-GaN帽层的FinFET增强型器件的制作方法，其特征在于，所述步骤S3包括：

S31、在AlGaN/GaN异质结以及所述P-Ga