2025年全国大学生电子竞赛选拔测试题及答案.docxVIP

2025年全国大学生电子竞赛选拔测试题及答案

1.单选题（每题2分，共20分）

1.1某STM32F407的ADC在12位分辨率下，参考电压3.3V，采样保持时间设置为15个ADC时钟周期。若ADC时钟为12MHz，则完成一次转换所需的最短时间约为

A.1.25μs?B.1.67μs?C.2.08μs?D.2.50μs

答案：C

解析：12位模式下，转换需要12+15=27个周期，27/12MHz=2.25μs，最接近2.08μs。

1.2在buck同步整流拓扑中，若输入12V，输出5V/2A，开关频率500kHz，电感纹波电流取30%，则电感量约为

A.4.7μH?B.6.8μH?C.10μH?D.15μH

答案：B

解析：ΔI=0.3×2=0.6A，D=5/12，Δt=D/f=9.6μs，L=V·Δt/ΔI=5×9.6/0.6≈6.8μH。

1.3某运放增益带宽积10MHz，闭环增益+20dB，则-3dB带宽约为

A.100kHz?B.300kHz?C.1MHz?D.3MHz

答案：C

解析：20dB=10倍，GBW=10MHz，带宽=1MHz。

1.4在IIR滤波器设计中，双线性变换将s域极点s=-2映射到z域极点

A.0.333?B.0.5?C.0.6?D.0.818

答案：D

解析：z=(1+sT/2)/(1-sT/2)，取T=1，z=(1-1)/(1+1)=0，但题目给出s=-2，T=0.5，z=0.818。

1.5某LoRa模块采用SF=9，BW=125kHz，CR=4/5，则理论空口速率约为

A.2.2kbps?B.4.5kbps?C.7.8kbps?D.11kbps

答案：B

解析：R=SF·BW·CR/2^SF，代入得≈4.5kbps。

1.6若FPGA内部PLL输入50MHz，输出需得到148.5MHz，则最佳分频/倍频系数为

A.99/33?B.297/100?C.594/200?D.33/11

答案：B

解析：148.5/50=2.97，297/100=2.97，整数比且VCO在合法范围。

1.7某Type-CPD电源协商，SourceCapabilities广播5V/3A、9V/2A、15V/1.5A，若负载请求20W，则PD控制器将选择

A.5V/3A?B.9V/2A?C.15V/1.5A?D.拒绝

答案：B

解析：9V×2A=18W≤20W，且电压最高，效率最佳。

1.8在FreeRTOS中，若configTOTAL_HEAP_SIZE=32768，任务栈深200字，每个TCB占76B，则最多可创建此类任务约

A.60?B.70?C.80?D.90

答案：C

解析：200×4+76=876B，32768/876≈37，考虑对齐与队列，约80。

1.9某无刷电机KV=980rpm/V，电池满电25.2V，空载转速约

A.20krpm?B.24krpm?C.27krpm?D.30krpm

答案：B

解析：980×25.2≈24krpm。

1.10在CANFD数据段，若比特率2Mbps，采样点80%，则一个位时间内的同步跳转宽度(SJW)通常设为

A.1?B.2?C.3?D.4

答案：C

解析：兼顾重同步能力与噪声容忍，SJW=3。

2.多选题（每题3分，共15分，多选少选均不得分）

2.1下列措施可降低高速PCI-e3.0差分线插入损耗

A.采用超低损耗PP基材?B.增加走线铜厚?C.使用表面粗糙度更低铜箔?D.缩短过孔stub?E.加大线宽

答案：ACD

解析：B铜厚增加会加大粗糙度损耗，E线宽加大导致阻抗下降。

2.2关于STM32H7的MDMA，正确的是

A.可访问全部4GB地址空间?B.支持链表传输?C.可触发中断给CPU?D.与DMA1共享总线矩阵端口?E.支持16-beatburst

答案：ABCE

解析：MDMA独立端口，不与DMA1共享。

2.3在Class-D音频功放中，为降低EMI，可

A.采用栅极驱动死区时间自适应?B.扩频开关频率?C.输出端加小值LC滤波?D.使用GaNFET?E.降低调制指数

答案：ABCD

解析：E降低调制指数会增加失真。

2.4下列属于UWB信道5中心频率

A.6489.6MHz?B.6988