CN1921086A 应变cmos的集成制作方法 （中芯国际集成电路制造(上海)有限公司）.docxVIP

[19]中华人民共和国国家知识产权局[51]Int.Cl.

HO1L21/8238(2006.01)

[12]发明专利申请公布说明书

[21]申请号200510029094.6

[43]公开日2007年2月28日[11]公开号CN1921086A

[22]申请日2005.8.25

[21]申请号200510029094.6

[71]申请人中芯国际集成电路制造(上海)有限公司

地址201203上海市浦东新区张江高科技园

区张江路18号

[72]发明人宁先捷邵向峰

[74]专利代理机构上海新高专利商标代理有限公司代理人楼仙英

权利要求书2页说明书4页附图4页

[54]发明名称

应变CMOS的集成制作方法

[57]摘要

本发明公开了一种应变CMOS的集成制作方法，在形成多晶硅栅极导电结构以及间隔层以后，光刻胶保护PMOS的多晶硅栅极和NMOS区域，对PMOS的源漏进行硅凹陷刻蚀，去除光刻胶层，然后电介质层保护PMOS的多晶硅栅极和NMOS区域，同时进行硅凹陷区域的硅锗外延生长，之后去除电介质层，进行后续的制程。

200510029094.6权利要求书第1/2页

2

1.应变CMOS的集成制作方法，包括如下步骤：

a)在衬底上的氧化物层上淀积多晶硅和淀积硬掩模材料，光刻、显影、离子束刻蚀形成多晶硅栅极图案；

b)去除多晶硅上的硬掩模；

c)衬底经过各种离子注入和活化回火掺杂，多晶硅栅极两侧通过淀积电介质和回蚀形成多晶硅间隔层；

d)电介质层淀积在衬底上，光刻胶掩模覆盖PMOS多晶硅和整个NMOS区域的图案；

e)刻蚀工艺去除PMOS源漏区域的淀积的电介质层，硅凹陷刻蚀以形成PMOS区域凹陷源漏；

f)去除光刻胶；

g)PMOS区域凹陷源漏上外延生长硅锗；

h)去除保护PMOS区域多晶硅和NMOS区域的电介质；

i)进行其他后续制程。

2.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质是硅氧化物、硅氮化物或硅的氮氧化物。

3.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质采用等离子增强化学气相淀积(PECVD)方法形成。

4.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质采用低压化学气相淀积(LPCVD)方法形成。

5.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质采用原子层淀积(ALD)方法形成。

6.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的电介质层的厚度范围为10~80nm。

7.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，所述的PMOS源漏区域的电介质层采用离子束刻蚀工艺(ReactiveIonetch,RIE)去除。

8.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，

200510029094.6权利要求书第2/2页

3

采用反应离子束刻蚀工艺进行硅凹陷刻蚀以形成PMOS源漏区域凹陷。

9.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，采用湿法工艺去除保护多晶硅和NMOS区域的电介质层。

10.根据权利要求9所述的应变CMOS的集成制作方法，其特征在于，所述的湿法工艺采用氢氟酸基湿法工艺。

11.根据权利要求1所述的应变CMOS的集成制作方法，其特征在于，采用反应离子束刻蚀工艺去除保护多晶硅和NMOS区域的电介质层。

200510029094.6说明书第1/4页

4

应变CMOS的集成制作方法

技术领域

本发明涉及互补型金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)的制作