CN108231878A 一种双向沟槽栅电荷存储型igbt及其制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN108231878A

(43)申请公布日2018.06.29

(21)申请号201810113804.0

(22)申请日2018.02.05

(71)申请人电子科技大学

地址610065四川省成都市高新区(西区)

西源大道2006号

(72)发明人张金平赵倩王康刘竞秀李泽宏张波

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人葛启函

(51)Int.CI.

HO1L29/739(2006.01)

HO1L29/40(2006.01)

HO1L21/331(2006.01)

权利要求书3页说明书13页附图20页

(54)发明名称

一种双向沟槽栅电荷存储型IGBT及其制作方法

(57)摘要

CN108231878A一种双向沟槽栅电荷存储型IGBT,属于半导体功率器件技术领域。通过加宽传统沟槽栅结构并采用侧墙栅电极结构形成位于基区下方的台面(mesa)结构以及引入屏蔽沟槽结构，本发明在实现了器件对称的正/反向导通与关断特性的同时增大了载流子注入增强效应，改善了正向导通压降Vceon和关断损耗Eoff之间的折中；缓解了沟槽底部尖角处的电场集中效应，有效提高了器件的击穿电压；降低了器件的栅电容进而提高了器件的开关速度、降低了器件的开关损耗和对栅驱动电路能力的要求；避免了N型电荷存储层掺杂浓度和厚度对器件耐压的限制；降低了饱和电流密度，改善了器件的短路安全工作区；且有效抑制了器件导通时的

CN108231878A

CN108231878A权利要求书1/3页

2

1.一种双向沟槽栅电荷存储型IGBT,其四分之一元胞结构包括分别设置在第二导电类型半导体漂移区(9)正面和背面的MOS结构；其特征在于：正面MOS结构包括正面发射极金属(1)、正面隔离介质层(2)、正面沟槽栅结构、正面屏蔽沟槽结构、正面第二导电类型半导体发射区(3)、正面第一导电类型半导体发射区(4)、正面第一导电类型半导体基区(5)和正面第二导电类型半导体电荷存储层(6);背面MOS结构包括背面发射极金属(21)、背面隔离介质层(22)、背面沟槽栅结构、背面屏蔽沟槽结构、背面第二导电类型半导体发射区(23)、背面第一导电类型半导体发射区(24)、背面第一导电类型半导体基区(25)和背面第二导电类型半导体电荷存储层(26);

所述正面MOS结构中，正面第二导电类型半导体电荷存储层(6)位于所述正面第二导电类型半导体漂移区(9)的顶层；所述正面第一导电类型半导体基区(5)位于正面第二导电类型半导体电荷存储层(6)的顶层；所述正面第一导电类型半导体发射区(4)和正面第二导电类型半导体发射区(3)相互独立且并列设置在正面第一导电类型半导体基区(5)的顶层；所述第二导电类型半导体漂移区(9)的顶层还具有沟槽栅结构和屏蔽沟槽结构；所述沟槽栅结构包括侧墙栅电极(71)及其周侧的栅介质层(72),所述侧墙栅电极(71)向下穿过第二导电类型半导体发射区(3)和第一导电类型半导体基区(5)进入第二导电类型半导体电荷存储层(6)中，即侧墙栅电极(71)沿器件垂直方向延伸的深度小于第二导电类型半导体电荷存储层(6)的结深，侧墙栅电极(71)与第二导电类型半导体发射区(3)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)之间通过栅介质层(72)相连，所述沟槽栅结构沿第二导电类型半导体电荷存储层(6)顶层延伸的宽度大于第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)二者在第一导电类型半导体基区(5)顶层延伸的宽度，侧墙栅电极(71)的表面具有隔离介质层(2);所述屏蔽沟槽结构包括屏蔽电极(81)及其周侧的屏蔽电极介质层(82),所述屏蔽沟槽结构与所述沟槽栅结构沿器件顶层延伸的方向不一致，所述屏蔽电极(81)向下穿过第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)进入第二导电类型半导体漂移区(9)中，即屏蔽电极(81)沿器件垂直方向延伸的深度大于第二导电类型半导体电荷存储层(6)的结深，屏蔽电极(81)与第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基