CN107221502A 一种沟槽栅dmos的制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN107221502A

(43)申请公布日2017.09.29

(21)申请号201710388903.5

(22)申请日2017.05.25

(71)申请人电子科技大学

地址611731四川省成都市高新区(西区)

西源大道2006号

(72)发明人李泽宏钟子期宋炳炎谢驰

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人葛启函

(51)Int.CI.

HO1L21/336(2006.01)

HO1L21/265(2006.01)

HO1L21/324(2006.01)

权利要求书2页说明书6页附图5页

(54)发明名称

一种沟槽栅DMOS的制作方法

(57)摘要

CN107221502A本发明提供了一种沟槽栅DMOS的制作方法，属于半导体功率器件技术领域。本发明对现有普遍采用离子注入结合高温推结制作沟槽栅DMOS器件体区的工艺改进为：采用多次不同能量的离子注入工艺将离子注入至适当的深度直接形成体区，然后通过快速热退火激活杂质离子。运用本发明制作方法提高了体区掺杂分布的控制精度，进而提高了不同批次DMOS产品阈值电压的一致性；另一方面，通过适当选择离子注入的次数、能量和剂量，可以形成近似均匀掺杂的体区，增强了器件防漏源穿通的能力；此外，本发明简化

CN107221502A

CN107221502A权利要求书1/2页

2

1.一种沟槽栅DMOS的制作方法，包括以下步骤：

步骤A:在N型衬底上生长N型外延层，然后在N型外延层中进行刻蚀形成沟槽；

步骤B:在步骤A制得沟槽的内表面及除去沟槽的N型外延层上表面形成栅氧化层；

步骤C:在步骤B制得的栅氧化层上沉积多晶硅层；

步骤D:将步骤C制得的多晶硅层进行表面平坦化处理，使得沟槽内多晶硅层表面与N型外延层上表面齐平；

步骤E:完成步骤D后，通过多次不同能量的离子注入操作将受主离子注入至N型外延层内形成体区；

步骤F:完成步骤E后，采用离子注入法将施主离子注入至N型外延层内形成源区，所形成源区的结深不超过体区的结深；

步骤G:完成步骤F后，在N型外延层表面沉积绝缘层，然后在绝缘层形成接触孔；

步骤H:采用离子注入法将受主离子通过步骤G制得的接触孔注入形成P区；

步骤I:完成步骤H后，将样品进行快速热退火处理，退火温度为1000～1100℃,退火时间为1～60秒；

步骤J:完成步骤I后，在样品上、下表面分别沉积金属层，进而形成源极和漏极。

2.一种沟槽栅DMOS的制作方法，包括以下步骤：

步骤A:在P型衬底上生长P型外延层，然后在P型外延层中进行刻蚀形成沟槽；

步骤B:在步骤A制得沟槽的内表面及除去沟槽的P型外延层上表面形成栅氧化层；

步骤C:在步骤B制得的栅氧化层上沉积多晶硅层；

步骤D:将步骤C制得的多晶硅层进行表面平坦化处理，使得沟槽内多晶硅层表面与P型外延层上表面齐平；

步骤E:完成步骤D后，通过多次不同能量的离子注入操作将施主离子注入至P型外延层内形成体区；

步骤F:完成步骤E后，采用离子注入法将受主离子注入至P型外延层内形成源区，所形成源区的结深不超过体区的结深；

步骤G:完成步骤F后，在P型外延层表面沉积绝缘层，然后在绝缘层形成接触孔；

步骤H:采用离子注入法将施主离子通过步骤G制得的接触孔注入形成N区；

步骤I:完成步骤H后，将样品进行快速热退火处理，退火温度为1000～1100℃,退火时间为1～60秒；

步骤J:完成步骤I后，在样品上、下表面分别沉积金属层，进而形成源极和漏极。

3.一种沟槽栅DMOS的制作方法，包括以下步骤：

步骤A:在N型衬底上生长N型外延层，通过多次不同能量的离子注入操作将受主离子注入至N型外延层内形成体区；

步骤B:完成步骤A后，采用离子注入法将施主离子注入至N型外延层内形成源区，所形成源区的结深不超过体区的结深；

步骤C:完成步骤B后，在N型外延层上进行刻蚀形成沟槽；

步骤D:在步骤C制得沟槽的内表面及除去沟槽的N型外延层上表面形成栅氧化层；

步骤E:在步骤D制得的栅氧化层上沉积多晶硅层；

步骤F:将步骤E制得的多晶硅层进行表面平坦化处理，使得沟槽内多晶硅层表面与N型

CN107221502A