CN107302022A 低损伤表面处理高效率器件及其制作方法 （西安电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN107302022A

(43)申请公布日2017.10.27

(21)申请号201710549518.4

(22)申请日2017.07.07

(71)申请人西安电子科技大学

地址710071陕西省西安市雁塔区太白南

路2号

(72)发明人郝跃马晓华宓珉瀚武盛

(74)专利代理机构陕西电子工业专利中心

61205

代理人王品华朱红星

(51)Int.CI.

HO1LHO1L

HO1L

29/06(2006.01)21/336(2006.01)29/78(2006.01)

权利要求书1页说明书8页附图1页

(54)发明名称

低损伤表面处理高效率器件及其制作方法

(57)摘要

CN107302022A本发明公开了一种低损伤表面处理的高效率器件及其制作方法，主要解决现有同类器件频率低、效率低、功耗大的问题。该器件自下而上包括衬底(1)、A1N成核层(2)、GaN缓冲层(3)、A1N插入层(4)、A1GaN势垒层(5)和钝化层(7),GaN缓冲层(3)的两端设有源电极(8)和漏电极(9),源电极和漏电极上设有金属互联层(11),其中A1GaN势垒层的栅下区域设有凹槽，凹槽内引入低损伤的栅介质层(6),钝化层位于凹槽外的势垒层表面，栅介质层(6)的上方设有栅电极(10)。本发明

CN107302022A

金属互

金属互森冥11

树频

演游子103

根101

AGaN势垒层5

AIN插人层4

GaN缓冲层3

AIN成核芸2

衬底1

CN107302022A权利要求书1/1页

2

1.一种低损伤表面处理的高效率器件，自下而上包括衬底(1)、A1N成核层(2)、GaN缓冲层(3)、A1N插入层(4)、AlGaN势垒层(5)和钝化层(7),GaN缓冲层(3)的两端设有源电极(8)和漏电极(9),源电极(8)和漏电极(9)上设有金属互联层(11),其特征在于AlGaN势垒层(5)的栅下区域设有凹槽，凹槽内引入低损伤的栅介质层(6),以抑制栅极漏电降低关态漏电；钝化层(7)位于凹槽外的势垒层表面以抑制电流崩塌，栅介质层(6)的上方设有栅电极(10)。

2.根据权利要求1所述的器件，其特征在于钝化层(7)的厚度为2～4nm。

3.根据权利要求1所述的器件，其特征在于凹槽宽度为0.1μm～0.12μm,凹槽的深度为5nm～10nm。

4.根据权利要求1所述的器件，其特征在于低损伤的栅介质层(6)的厚度为2nm～5nm。

5.根据权利要求1所述的器件，其特征在于AlGaN势垒层(5)的厚度为20nm～25nm。

6.根据权利要求1所述的器件，其特征在于栅电极(10)的栅脚(101)长度为100nm~120nm,栅脖子(102)的高度为120nm～160nm,栅帽(103)的宽度为0.5μm～0.6μm。

7.根据权利要求1所述的器件，其特征在于衬底(1)采用SiC或蓝宝石或Si衬底。

8.一种低损伤表面处理高效率器件的制作方法，包括如下步骤：

1)在依次包括衬底、A1N成核层、GaN缓冲层、A1N插入层和AlGaN势垒层外延基片样品的GaN缓冲层上制作源电极和漏电极；

2)在A1GaN势垒层上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；

3)在AlGaN势垒层上光刻宽度为0.1μm～0.12μm的凹槽区域，再利用ICP工艺将该凹槽区域内的AlGaN势垒层刻蚀至5nm～10nm的深度；

4)在凹槽内进行等离子体氧化，形成厚度为2nm～5nm栅介质层；

5)在栅介质层表面光刻出浮空T型栅电极图形，再利用电子束蒸发工艺，在栅电极图形区蒸发栅金属制作栅电极；

6)在完成栅电极制作的样品表面进行60℃的低温等离子体处理，形成2nm～4nm的薄层钝化层；

7)在形成钝化层的样品表面光刻金属互连层区域，利用ICP刻蚀工艺和电子束蒸发工艺制作金属互连层，用于引出源电极和漏电极，完成器件制作。

9.根据权利要求8所述的方法，其中步骤5)中的T型栅工艺，其特征在于栅帽宽度为0.5μm～0.6μm,栅脖子高度为120nm～160nm,,栅脚长度为栅脚(101)长度为100nm～120nm。

CN107302022A