CN105161534A 一种碳化硅vdmos器件及其制作方法 （电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(43)申请公

(10)申请公布号CN105161534A布日2015.12.16

(21)申请号201510388855.0

(22)申请日2015.07.02

(71)申请人电子科技大学

地址611731四川省成都市高新区(西区)西

源大道2006号

(72)发明人邓小川萧寒李妍月唐亚超甘志梁坤元张波

(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232

代理人葛启函

(51)Int.CI.

HO1L29/78(2006.01)

HO1L29/06(2006.01)

HO1L21/336(2006.01)

权利要求书1页说明书3页附图5页

(54)发明名称

一种碳化硅VDMOS器件及其制作方法

(57)摘要

CN105161534A本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的第一碳化硅N外延层，第一碳化硅N外延层中的埋介质槽，第二碳化硅N外延层，位于第二碳化硅N外延层上部的Pbase区，Pbase区中碳化硅P*接触区和N源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET

CN105161534A

CN105161534A权利要求书1/1页

2

1.一种碳化硅VDMOS器件，包括自下而上依次设置的金属漏电极(12)、N衬底(11)、第一N外延层(10)和第二N外延层(8);所述第二N外延层(8)上层一端具有第一Pbase区(7),其上层另一端具有第二Pbase区(71);所述第一Pbase区(7)中具有相互独立的第一N源区(6)和第一P接触区(5);所述第二Pbase区(71)中具有相互独立的第二N+源区(61)和第二P接触区(51);所述第一N源区(6)和第一P接触区(5)上表面具有第一金属源电极(3);所述第二N源区(61)和第二P+接触区(51)上表面具有第二金属源电极(31);所述第一金属源电极(3)和第二金属源电极(31)之间具有栅极结构；所述栅极结构由栅氧化层(4)、位于栅氧化层(4)上表面的多晶硅栅(2)和位于多晶硅栅(2)上表面的栅电极(1)构成；所述第一N外延层(10)中具有埋介质槽(9),所述埋介质槽(9)位于第一Pbase区(7)和第二Pbase区(71)之间的第二N外延层(8)下表面。

2.根据权利要求1所述的一种碳化硅VDMOS器件，其特征在于，所述埋介质槽(9)中填充的介质材料为SiO?、HfO?、Si?N?、TiO?、Al?0?和Zr0?中的一种。

3.一种碳化硅VDMOS器件的制作方法，其特征在于，包括以下步骤：

第一步：采用外延工艺，在碳化硅N衬底(11)上表面生成第一N外延层(10);

第二步：采用刻蚀工艺，在第一N外延层(10)上层中部刻蚀出沟槽，在沟槽中填充介质形成埋介质槽(9);

第三步：采用外延工艺，在第一N外延层(10)上表面生成第二N外延层(8);

第四步：采用离子注入工艺，在第二N外延层(8)上层一端注入P型半导体杂质形成第一Pbase区(7),在其上层另一端注入P型半导体杂质形成第二Pbase区(71);

第五步；采用离子注入工艺，在第一Pbase区(7)上层注入P型半导体杂质形成第一P接触区(5),在第二Pbase区(71)上层注入P型半导体杂质形成第二P*接触区(51);

第六步：采用离子注入工艺，在第一Pbase区(7)上层注入N型半导体杂质形成第一N源区(6),在第二Pbase区(71)上层注入N型半导体杂质形成第二N源区(61);所述第一P接触区(5)和第一N源区(6)相互独立，所述第二P+接触区(51)和第二N源区(61)相互独立；

第七步：在第二N外延层(8)上层中部生长栅氧化层(4),在栅氧化层(4)上表面淀积多晶硅，并刻蚀形成多晶硅栅(2);

第八步：在第一N源区(6)和第一P接触区(5)上表面生成第一金属源电极(3);在第二N源区(61)和第二P+接触区(51)上表