1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 实验设计

数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-第10讲-比较器设计.pptx

数字电路的FPGA设计与实现——基于Quartus Prime和Verilog HDL-第10讲-比较器设计.pptx

    第10讲-比较器设计

    1

    数字电路的FPGA设计与实现

    ——基于QuartusPrime和VerilogHDL

    FPGADesignandImplementationofDigitalCircuits

    ——BasedonQuartusPrimeandVerilogHDL

    2

    MSI7485比较器

    MSI7485是4位比较器，逻辑符号如下图所示，其中，ab、a=b、ab是为了在用7485扩展构造4位以上的比较器时，输入低位的比较结果而设的3个级联输入端，A0~A3、B0~B3是数据输入，AB、A=B、AB是比较结果输出。

    3

    MSI7485真值表

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >