CN102184956A 纵向导通的GaN增强型MISFET器件及其制作方法 （中山大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN102184956A

(43)申请公布日2011.09.14

(21)申请号201110094519.7

(22)申请日2011.04.15

(71)申请人中山大学

地址510275广东省广州市新港西路135号

中山大学物理科学与工程技术学院

(72)发明人刘扬贺致远张佰君

(74)专利代理机构广州粤高专利商标代理有限公司44102

代理人禹小明

(51)Int.CI.

HO1LHO1L

HO1L

29/78(2006.01)

29/06(2006.01)21/336(2006.01)

权利要求书2页说明书5页附图8页

(54)发明名称

纵向导通的GaN增强型MISFET器件及其制作方法

(57)摘要

CN102184956A本发明涉及一种纵向导通的GaN增强型MISFET器件及其制作方法，属于半导体器件领域，本发明器件包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，所述外延层包括第一n型轻掺杂GaN层和其上的选择生长层，选择生长层从下往上依次包括电子阻挡层、非掺杂GaN层和异质结构势垒层，所述选择生长层中部形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结构势垒层接触的源极，漏极置于导电GaN衬底背面。本发明器件结构和制作

CN102184956A

CN102184956A权利要求书1/2页

2

1.纵向导通的GaN增强型MISFET器件，包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，其特征在于，所述外延层包括第一n型轻掺杂GaN层以及其上的选择生长层，所述选择生长层从下往上依次包括电子阻挡层、非掺杂GaN层和异质结构势垒层，所述选择生长层中部形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结构势垒层接触的源极，漏极置于导电GaN衬底背面。

2.根据权利要求1所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述第一n型轻掺杂GaN层和选择生长层之间还设有n型重掺杂GaN层，其厚度为10-100nm。

3.根据权利要求1所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述选择生长层还包括A1N层，所述A1N层厚度为5-50nm,置于电子阻挡层和非掺杂GaN层之间。

4.根据权利要求3所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述选择生长层还包括第二n型轻掺杂GaN层，所述第二n型轻掺杂GaN层置于电子阻挡层下；所述第二n型轻掺杂GaN层的厚度为10-100nm,掺杂浓度为第一n型轻掺杂GaN层的90%-110%。

5.根据权利要求1-4任一所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述第一n型轻掺杂GaN层的厚度为1-50μm。

6.根据权利要求5所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述电子阻挡层材料为p型掺杂的GaN层或者掺杂高阻GaN层，所述掺杂高阻GaN层的掺杂元素为碳或铁，所述电子阻挡层厚度为50-500nm;所述非掺杂GaN层的厚度为10-500nm;所述异质结构势垒层材料为AlGaN、AlInN、AlInGaN、A1N中的一种或任意几种的组合，所述异质结构势垒层厚度为1-50nm。

7.根据权利要求6所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述绝缘层材料为SiO?、SiNx、Al?O?、A1N、HfO?、Mg0、Sc?O?、Ga?O?、A1Hf0x或HfSiON,所述绝缘层厚度为1-100nm;源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；栅极材料为Ni/Au合金、Pt/A1合金或Pd/Au合金。

8.一种权利要求1所述的纵向导通的GaN增强型MISFET器件的制作方法，其特征在于，包括以下步骤：

①在导电GaN衬底上生长第一n型轻掺杂GaN层；

②在第一n型轻掺杂GaN层生长一