IC 验证工程师考试试卷及答案.docVIP

IC验证工程师考试试卷及答案

IC验证工程师考试试卷及答案

一、填空题（共10题，每题1分）

1.UVM中最顶层的组件是______。

2.验证的三大目标包括功能正确、性能达标和______。

3.Verilog中用于表示仿真延迟的关键字是______。

4.形式验证的常用方法有模型检查和______。

5.UVM中用于传递事务的通道组件是______。

6.验证计划应包含功能点、验证策略和______。

7.SystemVerilog中创建类实例的关键字是______。

8.断言分为立即断言和______。

9.DUT的全称是______。

10.UVM组件的生命周期始于______阶段。

二、单项选择题（共10题，每题2分）

1.以下哪项不是UVM的核心组件？（）

A.uvm_agentB.uvm_driverC.uvm_monitorD.uvm_module

2.下列不属于功能覆盖率的是？（）

A.代码覆盖率B.状态机覆盖率C.交叉覆盖率D.条件覆盖率

3.SystemVerilog中virtualinterface的主要作用是？（）

A.连接硬件与软件B.定义模块端口C.实现类继承D.简化代码

4.以下属于并发断言的是？（）

A.$assertpropertyB.$displayC.if...elseD.always@(posedgeclk)

5.UVM中启动sequen