《VerilogHDL负责数字电路设计（AI助学版）》课件 5 - 1 D触发器.pptxVIP

5.1.1D触发器D触发器是集成电路生产厂家，或FPGA中的基本单元。异步清零端/复位端，是数字电路系统的公有端口，所有时序数字电路系统都有这样一个端口。异步清零/置位端就是在系统上电时产生一个有效脉冲，使电路工作在一个已知状态，也就是使D型触发器处于已知状态。可以是高电平有效，也可以是低电平有效，在电路设计时确定。

具有使能端的异步清零D触发器使能端E是D触发器是否能工作的一个控制端子，使能时D触发器能工作，否则，不工作异步清零/置位D触发器可以看作是具有使能端的异步清零/置位D触发器的特殊器件，只是使能端一直有效

画出波形？RESCLKDQNQ1xx010↑0010↑110

RESCLKDQNQ1xx010↑0010↑110

RESECLKDQNQ1xxx0101↑00100↑10101↑11000↑010

moduleDFF1(D,CLK,RES,Q,NQ);inputD,CLK,RES;outputQ,NQ;DFFDF(Q,NQ,D,CLK,RES);endmodulemoduleDFF2(D,CLK,EN,RES,Q,NQ);inputD,CLK,EN,RES;outputQ,NQ;EDFFEDF(Q,NQ,EN,D,CLK,RES);endmodule调用

5.1.2锁存器锁存器