- 0
- 0
- 约小于1千字
- 约 11页
- 2026-08-26 发布于山东
- 举报
3.1电路模块;电路设计中为什么有模块或子模块的概念?;把整个电路看作是一个电路功能模块,可以作为其他电路的子模块进行调用;把每个逻辑器件单元认为是一个子模块,电路包含14个子模块。每个子模块具有特定的功能。每个D触发器,反向器,或门等都是特定功能的模块。每个子模块都有输入和输出端口;不考虑子模块的具体功能要求,把图电路中任意几个逻辑器件的组合为一个子模块。这样,电路包含多个子模块的电路。如果把电路进行如图子模块选择,电路就变成包含三个子模块;模块1;子模块2;子模块3;不考虑子模块的具体功能要求,把图电路中任意几个逻辑器件的组合为一个子模块。这样,电路包含多个子模块的电路。如果把电路进行如图子模块选择,电路就变成包含三个子模块;不管怎么划分电路完全等效,只是电路中构成子模块的方式不同,看起来不同而已
如果不考虑子模块的具体功能约束,把图中的逻辑单元电路进行分割,划分为不同的子模块,有多种子模块分割方法
不管怎么划分子模块,每个子模块都有输入和输出,都是一些逻辑器件的电路组合;3.2电路模块分层
您可能关注的文档
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 1 数字逻辑电路.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 2 设计方法学.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 1 - 3 设计流程.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 1 数字声明.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 2 数据类型 .pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 3 memory.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 2 - 4 timescale.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 2 Verilog HDL模块.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 3 电路功能测试及其Verilog HDL描述.pptx
- 《VerilogHDL负责数字电路设计(AI助学版)》课件 3 - 4 Verilog HDL模块名.pptx
最近下载
- 3730简明中文手册(1).pdf VIP
- GB50171-2012 电气装置安装工程 盘、柜及二次回路接线施工及验收规范.docx VIP
- 一种丁二酸二甲酯加氢合成1,4-丁二醇催化剂及其制备方法.pdf VIP
- GB50254-2014 电气装置安装工程低压电器施工及验收规范.docx
- 从BDO废液中提纯BDO的分离装置.pdf VIP
- 儿童腺样体肥大临床诊治管理专家共识(2025)解读PPT课件.pptx VIP
- 2026秋苏教版小学科学五年级上册第 1 单元 光与色彩《1 光的传播》教学设计.docx VIP
- 《机器学习》全套教学课件.pptx
- 医院护理岗招聘面试评分标准及技巧.docx VIP
- 如何成为高效能教师.pdf VIP
原创力文档

文档评论(0)