《VerilogHDL负责数字电路设计（AI助学版）》课件 2 - 2 数据类型 .pptxVIP

2.2.1值的种类verilogHDL使用四值逻辑和八种信号强度来对实际的硬件电路建模值的级别硬件电路中的条件0逻辑0，条件为假1逻辑1，条件为真x逻辑值不确定z高阻，浮动状态2.2数据类型

强度值来解决数字电路中不同强度的驱动源之间的赋值冲突。逻辑值0和1可以拥有不同的强度值。强度等级类型程度supply驱动最强strong驱动?pull驱动large储存weak驱动medium储存small储存highz高阻最弱

如果没有驱动源连接到网线上，则该网线是高阻z。如果逻辑强度不同，输出是逻辑强度强的驱动源的逻辑值。在电路板设计和调试时，我们会遇到电源、地和信号线。有时由于连接错误而出现信号钳位到电源或地的情况，这就是多驱动源的典型示例。输入/输出01xz00xx01x1x1xxxxxz01xz多驱动源的逻辑输入/输出真值表

2.2.2wire线网数据类型用于表示硬件单元之间的互连线，用关键字wire声明，称为wire型。VerilogHDL程序中，模块输入输出信号类型的缺省值为wire型，用连续赋值语句assign进行赋值时，被赋值的变量一定是wire型。声明wire型变量的格式：wire[n-1:0]变量1,变量2,…,变量i;[n-1:0]代表该变量的位宽，即变量有n位；后面的是变量的名字，即信号标识符。如果一次定义多个变量，变量名