处理器总线调度与系统总线性能优化.pptVIP

  • 1
  • 0
  • 约3.1千字
  • 约 43页
  • 2026-09-03 发布于北京
  • 举报

处理器总线调度与系统总线性能优化.ppt

微机原理与接口技术(第3版);;1.8086的两种组态

8086能够有最小和最大两种不同的组态。

常用的是最大组态。要求有较强的驱动能力。此时8086要通过一组总线控制器8288来形成各种总线周期,控制信号由8288供给,如图5-1所示。

;图5-18086的最大组态;;图5-28086的引线;ADl5~AD0(输入/输出,三态)

A19/S6、A18/S5、A17/S4、A16/S3(输出,三态)

BHE/S7(输出)

ALE(输出)

DEN(输出)

DT/R(输出)

RD(输出,三态)

WR(输出)

M/IO(输出)

READY(输入)GND接地线。

;NMI(输入)

INTR(输入)

INTA(输出)

HOLD(输入)

HLDA(输出)

CLK(输入)

RESET(输入)

TEST(输入)

MN/MX(输入)

GND和Vcc电源引脚

;S4;5.28086处理器时序;图5-3一种基本的指令周期时序图;图5-4存放器读周期时序;图5-5含有Tw状态的存放器读周期;2.8086的典型时序

下面所介绍的时序是以8086工作在最大组态为基础的。

在最大组态下,8086的基本总线周期由4个T状态组成。在T1状态时,8086发出20位地址信号,同步送出状态信号S0、S1、S2给8288总线控制器。8288对S0~S2进行

文档评论(0)

1亿VIP精品文档

相关文档