RD算法SAR实时成像距离压缩与自聚焦FPGA流水线设计.docxVIP

PAGE2

RD算法SAR实时成像距离压缩与自聚焦FPGA流水线设计

摘要

合成孔径雷达（SAR）实时成像系统对处理速度与精度要求极高，传统软件处理方案难以满足星载或机载平台的实时性需求。本课题旨在设计并实现一种基于FPGA的RD算法SAR实时成像处理系统，重点完成距离压缩与PGA自聚焦的硬件流水线设计，以满足高分辨率实时成像的应用要求。

本设计以XilinxKintex-7系列FPGA为核心平台，系统工作主频为100MHz，目标成像分辨率为0.5米。论文首先分析了SAR实时成像的系统需求与非功能指标。随后，进行了系统总体架构设计，划分了数据输入、距离压缩、方位处理、PGA自聚焦及数据输出等核心模块。详细设计部分深入阐述了ChirpScaling距离压缩算法与PGA自聚焦算法的硬件实现流程、关键运算单元设计及数据流控制策略。在系统实现中，重点优化了DDR3SDRAM的突发读写访问模式，以匹配流水线处理带宽，并完成了各功能模块的VerilogHDL编码与集成。

测试结果表明，本设计成功实现了在100MHz时钟下，对仿真SAR回波数据的实时距离压缩与自聚焦处理，成像分辨率达到0.5米指标，处理吞吐量满足实时性要求。核心创新点在于将ChirpScaling算法与PGA算法进行深度硬件化，并设计了高效的数据调度与存储访问机制，形成了高度流水化的处理架构，为SAR实时成像处理