半导体集成电路数字锁相环测试方法的基本原理.docxVIP

8

半导体集成电路数字锁相环

测试方法的基本原理

Generalprinciplesofmeasuringmethods

ofdigitalphase-lockedloop

forsemiconductorintegratedcircuits

半导体集成电路数字锁相环

测试方法的基本原理

Generalprinciplesofmeasuringmethods

ofdigitalphase-lockedloopfor

semiconductorintegratedcircuits

本标准规定了半导体集成电路数字锁相环(以下简称器件或数字锁相环)电参数测试方法的基本原理。

数字锁相环与数字电路相同的静态和动态参数测试可参照《半导体集成电路CMOS电路测试方法的基本原理》。

1总要求

1.1若无特殊说明，测试期间，环境或参考点温度偏离规定值的范围应符合器件详细规范的规定。

1.2测试期间，施于被测器件的电参量应符合器件详细规范的规定。

1.3测试期间，应避免外界干扰对测试精度的影响，测试设备引起的测试误差应符合器件详细规范的规定。

1.4被测器件与测试系统连接或断开时，不应超过器件的使用极限条件。

1.5若