理邦电子FPGA社招笔试题目.docxVIP

理邦电子FPGA社招笔试题目.docx

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共30分）

1.下列哪一项不是时序逻辑电路的特点？

A.具有记忆功能

B.输出只取决于当前输入

C.输出取决于当前输入和电路状态

D.通常包含触发器

2.在Verilog中，用于连续赋值的语句是？

A.`always`

B.`assign`

C.`reg`

D.`wire`

3.以下关于阻塞赋值（=`）和非阻塞赋值（=）的描述，错误的是？

A.阻塞赋值在当前语句执行完毕后，才进行赋值操作

B.非阻塞赋值在always块敏感列表的所有信号发生变化后，统一进行赋值操作

C.在模拟时序逻辑时，通常推荐使用非阻塞赋值

D.两者在组合逻辑描述中效果完全相同

4.在FPGA设计中，将HDL代码转换为可以在FPGA器件上运行的配置数据的工具是？

A.综合工具

B.仿真工具

C.布局布线工具

D.比特流生成工具

5.下列哪项不是FPGA的主要优势？

A.高度并行性

B.可重构性

C.成本极低

D.开发周期相对较短

6.在有限精度表示中