数字电路与逻辑设计第六章 时序逻辑电路.pptVIP

第六章时序逻辑电路6．1 时序逻辑电路概述6．2 时序逻辑电路的分析6．3 同步时序逻辑电路的设计6．1 时序逻辑电路概述在时序逻辑电路中，电路的输出不仅取决于当时电路的输入，还与以前电路的输入和状态有关，即时序电路具有记忆功能。6．1．1时序逻辑电路的结构时序逻辑电路的结构框图如下：输入信号输出信号驱动信号或激励信号（存储电路的输入信号）电路的状态（存储电路的输出信号）输出方程驱动方程或激励方程状态方程6．1．2 时序逻辑电路的分类1. 按照电路的工作方式同步时序逻辑电路和异步时序逻辑电路（根据是否有统一时钟脉冲CP）2. 按照电路输出与输入是否直接相关Mealy 型和Moore 型（也可观察输出函数中是否有电路输入，如果没有输入信号或者电路无专门的外部输出信号，都视为Moore 型电路的特例）3. 按照输入信号的形式脉冲型和电平型6．1．3 时序逻辑电路的描述方法1. 逻辑函数表达式1）输出函数表达式－反映电路输出Z 与输入x 和现态y 之间关系的表达式。对于Mealy 型电路，其函数表达式为：Zi = fi (x1, , xn, y1, ys) i = 1,2, ,m 对于Moore 型电路，其函数表达式为：Zi = fi ( y1, ys) i =1,2, ,m 2）激励函数表达式－反映存储电路的输入Y 与电路输出x 和现态y 之间的关系。Yj = gj (x1, , xn, y1, ys) j =1,2, ,r 3）次态函数表达式－反映时序逻辑电路的次态yn+1 与激励函数Y 和电路现态y 之间的关系。Yln+1 = kl ( Yj , yl ) j = 1,2, ,r l = 1,2, ,s 2. 状态图－一种反映时序逻辑电路状态转移规律及相应输入/输出取值关系的有向图。3. 状态表－一种反映时序逻辑电路输出Z、次态yn+1 和电路输入x、现态y 之间关系的表格。4. 激励表－触发器从现态转移到某种次态时，对输入条件的要求。5. 时序图－用波形图的形式表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系。6．2 时序逻辑电路的分析已知逻辑电路图，求出逻辑功能。即对给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。6．2．1 同步时序逻辑电路分析6．2．2 实例6．2．1 异步时序逻辑电路分析6．2．2 实例6．2．1 同步时序逻辑电路分析的一般步骤代数分析法：1.写出输出函数和驱动方程；2*.将驱动方程代入触发器的特性方程，得到各个触发器的状态方程；3.列出状态表（次态真值表）和画出状态图；4.说明电路的逻辑功能，判断电路有无自恢复能力（挂起现象的讨论）。6．2．2 实例例1. 书中150页例5.1 例2. 书中152页例5.2 例3. 书中154页例5.3 例4. 书中156页例5.4 (自学）例5. 补充例1.分析下图所示同步时序逻辑电路。状态图例2.分析下图所示同步时序逻辑电路。状态图例3.分析下图所示同步时序逻辑电路。状态图例5.分析下图所示同步时序逻辑电路。状态图6．2．1 异步时序逻辑电路分析的一般步骤1.写出时钟方程、输出函数和驱动方程；2.将驱动方程代入触发器的特性方程，得到各个触发器的状态方程；3.建立次态真值表（状态转移表），表中加一列时钟信号的变化，画出状态图；4.说明电路的逻辑功能，判断电路有无自恢复能力（挂起现象的讨论）6．2．2 实例例1. 书中193页例1 例2. 补充例1 分析下图所示脉冲异步时序逻辑电路，指出该电路功能。状态图例2 分析下图所示脉冲异步时序逻辑电路，指出该电路功能。状态图6．3 同步时序逻辑电路的设计已知逻辑功能，求出电路输入和输出之间的逻辑关系，画出逻辑图。设计一般步骤: *1.建立原始状态表（可能借助原始状态图）2.状态表的化简3.状态的编码(状态分配）4.求驱动方程和输出方程5.检查电路能否自启动，如果挂起，需要修改表达式6.画逻辑图同步时序逻辑电路设计实例例1 用下降沿动作的JK 触发器设计一个同步时序逻辑电路，要求其状态转换图如下：6．3．1 原始状态图和原始状态表的形成原始状态图和原始状态表是对设计要求最原始的抽象。主要考虑如何清晰和正确反映设计要求，而没有刻意追求状态数目达到最少。原则：允许存在多余状态，但不能遗漏任何一个状态；无严格的步骤可循，主要依靠设计者的理解和经验. 目前主要采用直观的经验方法。在原始状态图和状态表中一般用字母或数字表示状态。应考虑以下几个方面：1、确定电路模型：Mealy 和Moore 型选择2、设立初始状态：从初始状态出发考虑在各种输入作用下的状态转移和输出响应。3、根据需要记忆的信息增加新的状态：应该根据问题中要求记忆和区分的信息考虑设立每一个状态。4、确