浅沟道光反射造成栅氧化层腐蚀问题分析与措施.docVIP

  浅沟道光反射造成栅氧化层腐蚀问题分析 与措施 沈旭昭1,2，何卫锋1** 5 10 15 20 25 30 35 40 （1. 上海交通大学微电子学院，上海 200032； 2. 中芯国际集成电路制造有限公司，上海 200032） 摘要：本文介绍了在现代 CMOS 器件制造工艺中，对于两种不同工作电压的器件有着各自 不同厚度的栅极氧化层(Gate Oxide)，在制造工艺上就需要一道双重栅极光刻(Dual Gate Photo)与湿法蚀刻(Wet Etch)制程来完成。研究发现，当双重栅极光刻(Dual Gate Photo)的光 阻边缘与浅沟道(Shallow Trench Isolation)边缘之间的距离在 0.3--0.4 微米范围时，由于光在 浅沟道内的反射会对栅极氧化层上覆盖的光阻产生曝光效果从而造成在湿法蚀刻时对氧化 层的腐蚀，引起器件失效以及可靠性问题。在这项研究中，通过实验分析：修改芯片的版图 设计改变双重栅极光刻(Dual Gate Photo)的光阻边缘与浅沟道(Shallow Trench Isolation)边缘 之间的距离；调整曝光焦距都可以有效的解决这一问题。 关键词：双重栅极光刻；栅极氧化层；光反射；腐蚀 中图分类号：TN405.95 STI light reflection indcue Gate Oxide Encroachment analysis and solve Shen Xuzhao1,2, He Weifeng1 (1. Shanghai Jiao Tong University, ShangHai 200032; 2. Semiconductor Manufacturing International Corporation, ShangHai 200032) Abstract: This paper introduced that in manufacturing process of modern CMOS device, device with different working voltage has different Gate Oxide in thickness. So that need a Dual Gate Photo process to implement it. It is found that when the distance between Dual Gate Photo Resist edge and Gate Oxide edge is from 0.3um to 0.4um, due to the light reflection in Shallow Trench Isolation, it will damage the photo resist which cover above Gate Oxide and induce Gate Oxide encroachment during wet etching. Such damage will finally result in device failure. Through experiment analysis: revise CMOS chip layout design to change the distance between Dual Gate Photo resist edge and Shallow Trench Isolation edge; adjust exposure light focus all can solve this problem effectively. Keywords: Dual Gate Photo; Gate Oxide; light reflection; encroachment 0 引言 [1] 众所周知，集成电路的发展一直遵循着“摩尔定律” ，即集成电路上可容纳的晶体管 数目，约每隔 18 个月便会增加一倍，性能也将提升一倍。目前一个芯片上能够集成的电路 元器件的个数早已超过了十亿，这种快速发展的趋势正在使集成电路在电子设备中扮演的角 [2] 色从器件芯片转变为系统芯片 。基本上每隔两至三年，集成电路技术就会进行一次更新换 代，对于每一次技术换代，逻辑电路的集成度大约增加两倍，其性能可以提高 40%，同时 存储容量可以增加四倍。自从摩尔定律提出以来，集成电路的发展一直精确地遵循着这一定 作者简介：沈旭昭，（1984-），男，上海交通大学在读硕士，现从事半导体芯片制造行业，40nm 工艺整 合工程师。 通信联系人：何卫锋，男，上海交通大学硕士生导师，2005 年于哈尔滨工业大学获工学博士学位。 2005 ～ 2006