数字电子技术5_0.pptVIP

数控技术 第五章 触发器 5.1 概述 5.2 基本触发器 5.3 时钟触发器 5.4 脉冲触发器 5.5 边沿触发器 5.6 触发器的逻辑功能 5.7 触发器的脉冲工作特性 5.1 概述 数字电路中除组合逻辑电路之外，还有一类具有记忆功能的电路-----时序逻辑电路。 构成时序逻辑电路的基本单元是 触发器。 本章主要介绍 触发器的工作原理、逻辑功能及应用。 5.2 基本触发器（Flip-Flop） 特点：能够存储1位二进制数。 ① 有两个能自行保持的稳定状态。 ② 在外加输入信号的作用下，触发器可从一种稳定状态转变到另一种稳定状态，而且在输入信号消失后，新的稳定状态可以保持下来，因此，具有记忆功能。 触发器的分类 一、由与非门组成的基本RS触发器 二、或非门组成的基本RS触发器 5.3 时钟触发器 在数字系统中，为了协调各部件的工作，通常需要统一控制触发器的翻转时刻，为此，引入时钟脉冲CP( Clock Pulse)作为控制源，这样的触发器称为，时钟触发器。 控制触发器翻转的方式称为触发方式。常用的触发方式：电平触发、主从触发（脉冲触发）、边沿触发。 5.3.1 概念 电平触发方式的触发器 触发器接收输入数据的条件是CP为约定的电平， 即CP（时钟脉冲）不出现时，触发器依旧保持原来的状态，一个CP翻转一次，称这种触发器为电平触发方式的触发器，简称电平触发器。 有高电平、低电平触发。 5.3.2 同步RS触发器 3、 真值表 5.3.3 同步D触发器 解决RS触发器存在约束的问题，也叫D锁存器。 （详细内容自学） 5.4 主从触发方式的触发器（脉冲触发器） 一、主从触发方式 两拍工作方式，又称为脉冲触发方式。 三、 主从JK触发器 主从JK触发器工作原理 5.5 边沿触发方式的触发器 二、维持-阻塞D触发器 2、工作原理 (不考虑SD、RD时) 3、触发方式 5.6 触发器的逻辑功能 5.6.1 RS触发器 2、 集成RS触发器74LS71 二、集成D触发器---74HC74 2 、 集成边沿JK触发器---HC76 5.7 触发器的脉冲工作特性（自学） 注意以下问题： 一、数据建立时间和数据保持时间 二、CP到输出的传输延迟时间 三、时钟脉冲的最小宽度及最高工作频率 四、时钟偏移 END 5.6.2 D触发器 功能表 1 1 1 1 0 1 0 1 0 0 0 0 特性方程： Qn+1=D 状态转换图： D 一、功能分析： 同D端 逻辑符号： 逻辑符号 引脚图 直 接 置 “1” 端 直 接 置 “0” 端 1RD 5.6.3 JK触发器 主从RS触发器 S R 电路结构 1）特性方程： R = KQ 将 代入上式，得到JK触发器的特性方程： 3）状态转换图 翻转、 计数 0 1 1 1 1 1 同J端 0 1 0 0 1 1 同J端 0 1 1 1 0 0 状态不变 0 1 0 0 0 0 说 明 Qn+1 Qn K J 1 1 1 t y ü Qn 0 1 t y ü J=X K=1 J=1 K=X J=X K=0 J=0 K=X J K Qn+1 0 0 不变 0 1 同J 端 1 0 同J 端 1 1 翻转 2）JK触发器的功能表 无不定态 逻辑符号 引脚图 直 接 置 “1” 端 直 接 置 “0” 端 高速CMOS双JK触发器 属于负跳沿触发的边沿触发器 主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。 5.6.4 T和T’触发器 1 、 逻辑符号 T 0 1 1 1 0 1 1 1 0 0 0 0 T 3、 功能表 4、状态转换图 2、 特性方程 不变 翻转 按电路结构 基本RS触发器 同步RS触发器 主从触发器 边沿触发器 按逻辑特性 RS触发器 JK触发器 D触发器 T触发器 时钟触发器 1、电路结构 反馈线 置1端 置0端 由两个与非门组成 逻辑符号 2、工作原理 1) 可置“1”：当 S=0、R=1时，触发器输出Q=1。 0 1 1 0 1 2) 可置“0”：当 S=1、R=0时，触发器输出Q=0。 1 0 x 1 0 3) 能记忆：当S=R=1时，触发器状态不变，即原有状态 被存储起来 1 1 若原态Qn=1 若原态Qn=0 1 0 1 0 1 0 1 1 2、