4-4-5 STTL和LSTTL电路.ppt

* * 4.4 STTL和LSTTL电路 这两种电路都是在TTL电路基础上发展起来的。它们采用肖特基箝位抗饱和技术和其他先进技术，使STTL门延迟约为3ns，采用高值电阻，实现电路的低功耗，使LSTTL电路的每门功耗仅为2mW，仅为典型TTL门的五分之一，而延迟仍为9.5ns，与TTL门相当，该类电路实现了低功耗和高速度的良好结合。 一、STTL电路 它是在六管单元基础上加SBD构成的典型STTL与非门。在这个电路中T1、T2 、 T5都工作在深饱和区，它们集电区存储大量电荷对电路速度影响很大，因此在这三个晶体管的bc结上并联性能良好的SBD是提高电路的关键。同时T3、 T6也在一定程度上进入饱和态工作，因此也在它们的bc结并联SBD，T4管始终不进入饱和态，因而没有必要加SBD。 加了SBD，STTL电路速度提高，延迟下降，其功耗延迟积也下降，因此SBD常用于高速中功耗电路，或中低速功耗电路。 (2) 有效克服了多射极管反向漏电流。 当多射极反向工作时，正向偏置的bc结向be结发射电子，这是造成多射极管反向漏电流的主要原因。T1管bc结并联SBD后，使bc结箝制在0.4~0.5V左右，即VBC未完全导通。这就大大减弱了它的反向发射作用。这是克服电路反向漏电流的一个重要方法。 集成电路晶体管是一个四层结构，存在寄生PNP管。当NPN管bc结正偏时，基区向集电区注入空穴，未能被复合掉的部分，将被反偏的隔离结收集到P型衬底，形成一股从基区到衬底的漏电流，采用SBD后，减小了NPN管bc结正向注入，从而减小了寄生PNP管的漏电问题。 1、STTL的优点 (1) 提高了电路速度。 (3) 减小了寄生PNP管效应。 (1) 电路输出低电平VOL升高，低电平抗干扰能力下降。 (2) SBD漏电流较大，所以SCT集电结漏电流将增加，从而使电路漏电流增加。 (3)增加了集电结电容，SBD是单边突变结，具有耗尽层电容。 bc结与SBD并联，因而增加了集电结电容，这对电路的速度是不利的，因此在设计SBD中，在保证箝位效果的前提下，尽可能的缩小SBD的面积。 (4)对工艺要求高。 2、SBD箝位存在的问题 电路的结构和工做原理和六管电路相似，但为了降低电路功耗，提高电路速度，对STTL电路进行了进一步的改进。 二、LSTTL电路 1、电路结构 一般由SBD构成，与DTL电路输入部分相似，采用SBD作为输入级。其优点： ①SBD是多子器件，没有少子储存，而且SBD导通电压也比一般PN结二极管低，因此可以提高电路的速度。 ②SBD实际反向饱和电流要比多射极管的高电平输入电流IIH小的多。 (1) 输入级 ③SBD反向击穿电压较高，不用的输入端可直接连接到电源上，以减少使用上的麻烦。 缺点： 因减小了一个PN结，所以低电平抗干扰能力稍差。 (2) 输出级 在电路导通过程中，当VC2比VC5低一个SBD导通压降时，负载电容CL可通过D02放电，这股电流又去驱动T5，因而减小了电路的导通延迟。CL较大时，D02对提高电路速度的效果更为明显，因此，D02的作用在于增加电容性负载的能力。 　　R4由直接接地改为接至输出端，以减小电路静态功耗。由于R4接至输出端，T4管基极泄放能力减弱，使T4从导通到截止的转变时间加长，为此在电路上增加了D01二极管，在电路的导通瞬态，当VC2比VB4低一个SBD导通压降时，T4基区电荷从D01抽走，加速了T4由导通向截止的转换过程，可使VO和VB4很快下降，提高电路的速度。 (3) 电阻值 为了降低功耗，电路中各电阻值都大幅度提高了，如R1提高到20K欧，R2提高到8K欧，可算出电路平均静态功耗为2mW,比标准TTL电路降低了5倍。 2、工艺上的改进 为达到低功耗高速度，除电路结构的改进外，还要在工艺上采取一些措施。 (1) 离子注入制作高值电阻，是降低功耗的主要措施。 (2) 采用浅结，薄外延，砷埋层，深n+扩散等工艺。 浅结，基区宽度可做的很小，fT可提高。薄外延，可减小晶体管集电极存储的电荷。 对TTL电路的改进电路有很多种，如ASTTL，ALSTTL。 这些电路原理相同（工艺、结构上进行改进），在此不再一一介绍。 采用上述措施后，LSTTL电路不仅功耗低，而且速度仍然较快。而且新型的该类电路仍在不断的发展。 (3) SBD工艺，这是STTL，LSTTL电路的关键工艺。 SBD性能的优劣，直接影响电路的性能和成品率。常用AL-nsi接触，PtSi-nsi接触制作SBD，前者不需增加工艺，后者高温性能好，可靠性高，但