EDA课程设计—EDA课程设计—数字钟.docVIP

设 计 报 告 课程名称 在系统编程技术 任课教师 周泽华 设计题目 EDA课程设计—数字钟_ 班级 12电子信息工程 姓名 丁晶 学号 1205061042 日期 2013-6-8 摘要：EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为小时，显示满刻度为时59分59秒，另外还 图1 显示格式 （2）就有调小时、分钟、秒及清零的功能。 （3）具有整点报时功能。 3、总体方框图： 本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL 语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6 进制和10进制的组合。 图2 数字钟实现原理框图 4、性能指标： 1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分 ——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键4和键5进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5）LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号。 根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。 二、选择方案 顶层实体描述 前面已经完成了电子时钟电路的各个组成部分的设计，下面把这些 组成部分组装起来，形成完整的总体设计。该电子时钟的命名为clock， 其外部端口如图七所示。 各个输入/ 输出端口的作 用如下： （1）clk 为外部时钟信号，其频率为1Hz，reset 为异步清零信号. （2）sethour 和setmin分别为调时调分脉冲输入信号 ，当en_set为高电平时，每来一个sethour 脉冲或setmin脉冲，时、分输出将分别加1； （3）second[6...0]为秒的个位和十位BCD 码输出，min[6…0]为分钟的个位和十位BCD 码输出，hour[6...0]为小时的个位和十位BCD码输出，它们最终中用来驱动七段数码管，lamp[2...0]为花样显示输出信号，speak 为整点报时扬声器驱动信号 图3 三、细化框图 1、模块划分 自顶向下分解： 图4 2、模块描述 时钟计时模块完成时、分、秒计数，及清零、调节时和分钟的功能。时、分、秒计数的原理相同，均为BCD码输出的计数器，其中分和秒均为六十进制BCD码计数器，小时为二十四进制BCD码计数器。设计一个具有异步清零和设置输出功能的六十进制BCD码计数器，再设计一个具有异步清零和设置输出功能的二十四进制计数器，然后将它们通过一定的组合构成时钟计时模块。 各个输入/ 输出端口的作用为： （1） clk 为计时时钟信号，reset 为异步清零信号； （2） sethour 为小时设置信号，setmin为分钟设置信号； （3） daout[5…0]为小时的BCD 码输出daout[6...0]为秒和分钟的BCD 码输出，enmin 和enhour为使能输出信号。 图5 图6 4） 在时钟整点的时候产生扬声器驱动信号和花样显示信号。由时钟计时模块中分钟的进行信号进行控制。当contr_en 为高电平时，将输入信号clk 送到输出端speak 用于驱动扬声器，同时在clk 的控制下，输出端lamp[2..0]进行循环移位，从而控制LED 灯进行花样显示。输出控制模块有扬声器控制器和花样显示控制器两个子模块组成 图7 3、顶层电路图 顶层文件是由四个模块组成，分别是时、分、秒计数器和报警的VHDL 语言封装而成。经过锁定引脚再重新编译获得如下顶层原理电路图： 图8 原理电