基于FPGA的高速通用的脉冲压缩设计.pdfVIP

第 10卷 第 26期 2010年 9月 科 学 技 术 与 工 程 Vo1．10 No．26 Sep．2010 1671一 l815(2010)26—6551—05 ScienceTechnologyandEn~neefing ⑥ 2010 Sci．Tech．Engnff 基于 FPGA的高速通用的脉冲压缩设计 杨 红军 赵 刚 (四川大学 ，成都 610065) 摘 要 分析 了脉压的基本原理。在FPGA平台上，设计 了可以实现从 16点到4096点可配置的通用脉压系统。采用基一2 双蝶形、乒乓 RAM和流水线的处理模式，大幅度地提高了系统的处理性能。通过改进地址产生、浮点加法提高 了系统的处理 速度。最后提出一种低成本的测试平台以大大降低测试成本。系统可以稳定工作在 150M下，处理4k点的时间是 170 s， 处理精度达到一86dB。 关键词 脉冲压缩 FFT 测试平台 巾图法分类号 TP311．11； 文献标志码 A 雷达技术无疑是现代军事领域的核心技术，因 为脉冲压缩技术能有效解决雷达作用距离和距离 1 脉压的基本原理 分辨力之间的矛盾 ，被广泛地用到现代雷达信号处 理中。本文 旨在解决现代雷达对脉压系统提 出的 脉压处理就是用匹配滤波器来实现，由于频域 一 些新的要求，如高通用性、高实时性 、高分辨率和 数字脉压的诸多优点，系统采用频域数字脉压，频 高精度等要求 。 域方法是基于快速傅里叶变换 (FFTr)处理器来实 通过分析现代雷达的一些新的要求 ，系统实现 现，频域法数字脉压处理流程如图1所示 。输人信 了从 16点到4k点等 9种点数 的可配置设计 。考 号进 FFT转换，与滤波系数相乘，最后通个 IFfTr转 虑到资源消耗、功耗和处理性能的平衡，系统采用 换到 时域 。可 以看 到频 域 脉 压 处 理 的基 础 基 一2双蝶形、乒乓 RAM和流水线的硬件处理框 是 F丌 …。 架，大幅度地提高了系统的处理性能；同时RAM消 (一)——口Ⅱ]— 警__—-口匣口—一 () 耗只有 1M，功耗只有 3w。为了大幅度提高系统 fw1 精度 ，系统采用 了标准 的浮点格式 ，处理精度达到 图1 频域法数字脉冲压缩 一 86dB。 在硬件一定的条件下，系统的_丁作时钟决定了 处理延迟，通过改进浮点加法设计、地址产生器等 2 脉压系统总体设计 方式，系统可以稳定地工作在 150M主时钟下。最 后为了降低测试成本，系统提出了一种基于 内建 自 由图 1可知 ，频域数子脉压系统的处理流程是 测试 (BIST)技术 的测试平 台。下面介绍实现的关 FFT、复数乘法、IFFTr，由于这三部运算在时间上是 键技术。 依次进行的，所以采用分时复用同一个 Frr计算单 元的设计思想，可 以节省大量的硬件资源 。加入控 制信号，控制 FFT模块依次完成 F丌 、复数乘法、IF一 20i0年6月 7日收到，6月 22日修改 。 第一作者简介 ：杨红军 (198O一)，研究方 向：雷达信号处理研究。 为了提高系统通用性能，系统设计为 16到 E—mail：251175836@ qq．COm。 4096点数可配置 ，不 同点数采用相 同的数据