8B10B编码器的设计及实现.pdfVIP

下载本文档

84
0
约3.08万字
约 7页
2017-09-13 发布于重庆
举报
版权申诉

8B10B编码器的设计及实现.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基金项目论文 2005 年第 6 期　 FO UNDA T IO N SUPPO RTED PRO JECT 文章编号 : 100 1 - 893X (2005) 06 - 0026 - 07 8B / 10B编码器的设计及实现李宥谋 (西安邮电学院专用集成电路设计中心 ,陕西西安 71006 1) 摘　要 :本文介绍了 8B / 10B 编码技术 ,提出了一种简单、实用的 8B / 10B 编码器的实现方法 ,并且采用 V erilog语言设计了一种通用的软核。通过在 FPGA 器件上进行测试 , 电路稳定、可靠 ,可直接嵌入到需要 8B / 10B 编码功能的收发器电路中。 ( ) 关键词 : 串行数据传输 ; 8B / 10B 编码 ;极性偏差 RD ; V erilog语言中图分类号 : TN 9 19. 3; TN 762　　文献标识码 : A D esign and Rea liza tion of an 8B / 10B Encoder L I You - m ou (A SIC D e sign Cen ter , X i ’an In stitu te of Po sts and Telecomm un ication s, X i ’an 7 1006 1, Ch ina) A b stract: Th is p ap er in troduce s 8B / 10B encoding techn ique, and pu ts forward a simp le and p ractical real ization m ethod of an 8B / 10B encoder. Fu rthermore, a versatile soft - core de signed w ith V erilog is p re sen ted. It is te sted to be stab le and reliab le by FPGA device s, and can be d irectly embedded in tran sceiver circu it w ith 8B / 10B encoding function. Key words: Serial data tran sm ission; 8B / 10B encod ing; R runn ing disp arity (RD ) ; V erilog language 据丢失。一、引　言 (2) DC补偿 : 在高速的数据传输线路中 ,一般在高速的串行数据传输中 ,传送的数据被编码采用差分信号 ,需要直流分量尽量小 ,而 8B / 10B 有成自同步的数据流 ,就是将数据和时钟组合成单一 DC补偿功能 , 即链路中不会随着时间推移而出现的信号进行传送 ,使得接收方能容易准确地将数据 DC偏移。