基于PCIE总线的SD卡控制器实现研究.pdfVIP

现代商贸工业 ModernBusinessTradeIndustry 2012年第 9期 基于 PCIE总线的SD卡控制器实现研究 张君鹏 谢菊芳 刘 进 姚明君 王浩君 王诗琦 (湖北大学物理学与 电子科学技术学院，湖北 武汉 430062) 摘 要 ：通过对 SD卡(安全数码卡)工作原理的分析 ，设计 了一种基于 FPGA(现场可编程 门阵列)的PCIE总线 (最新 的总线和接 口标准，它原来的名称为 “3GIO”)的SD卡高速控制器。在硬件设计中对模块划分进行 了阐述，并采用硬件描 述语言实现 了设计 ；利用 SYNOPSYS公 司的EDA(电子设计 自动化)工具对该控制器进行仿真、综合 ，最后将代码烧录到 FPGA 中验证该 SD卡控制器的功能 。 关键词 ：FPGA；SD 总线 ；SD卡控制器 ；PCIE 总线 中图分类号：TB 文献标识码 ：A 文章编号 ：1672-3198(2012)09-0165一O2 SD卡全称为 SecureDigitalMemoryCard，具有轻巧、 器还要对命令 、响应 、数据进行CRC校验。 可加密、传输速度高、适用于手持设备使用等优点。随着消 1．2 硬件 电路的系统结构 费类电子产品音视频等多媒体功能的不断增强，系统对于 根据 以上对于 SD卡控制器工作原理和总体设计的分 存储介质 的安全、容量、性能 的需求也在不断提 高。由于 析 ，将 SD控制器分成图2所示的6个子模块 ：SD时钟控制 SD卡的这些优点，越来越多的电子产品提供 SD卡扩展接 模块 、通信模块(a／括命令控制器和数据控制器)、中断控制 口。PCIExpress是用来互连诸如计算和通信平 台应用 中 模块 、读写缓存器和 PCIE总线接 口模块 。这些模块 的功能 外围设备的第三代 I／O总线技术，它 的主要优势就是数据 都将 由FPGA编程来实现。硬件结构图如图 1所示 ： 传输速率高，目前最高的 16X 2．0版本可达到 10GB／s，而 且还有相当大的发展潜力 。现场可编程 门阵列 (FPGA)经 过几十年的发展，集成度越来越高，功能越来越强大 ，内部 触发器、I／0引脚和存储资源越来越丰富。 本文通过对 SD卡高速控制器工作原理的分析，确定控 制器的总体结构并进行具体的模块划分，最后使用硬件描 述语言将设计实现并烧写至 FPGA，验证 SD卡的识别，初 始化 ，读写等基本功能。 1 硬件平台的架构 1．1 SD卡控制器工作原理 图 1 硬件 电路结构图 SD总线通信是基于命令和数据位流方式的，由一个起 2 硬件平台模块的FPGA实现过程 始位开始 ，以一个停止位结束 。命令是开始操作的标记 ，命 令在 CMD线上串行传送；响应是从寻址卡或所有连接的卡 2．1 时钟控制模块 由于PCIE总线的时钟频率远大于 SD卡的工作时钟频 (同步)发送给主机用来响应接受到的命令的标记；数据可 以通过数据线在卡和主机间双向传送。 率，所 以对于工作在不同频率 下的 SD卡 时钟，都能通过 FPGA对 PCIE总线时钟 的分频来实现 。驱动软件配置分 系统中命令和响应都带有 7位 CRC校验 ，以检测是否 存在传输错误。SD卡控制器在发送命令时需要计算命令 频控制寄存器使分频 电路产生各频率范围的时钟。通过对 的CRC校验码并附在命令之后一起发送，当SD卡接到命 SD卡初始化来识别 SD卡种类，以确定SD卡的工作时钟。 令时 ，将重新计算命令的CRC效验码，然后与收到的 CRC 而在SD卡不工作时，也由软件控制来关闭SD时钟以降低 效验码作 比较看是否一致，以此来确定传输 的正确性。而 功耗 。 对于响应也是类似的处理。如果在传输的过程中命令或响 2．2 通信模块