基于SOPC的图像采集与处理系统硬件平台设计.docVIP

基于SOPC的图像采集与处理系统硬件平台设计 杨亮亮*，凌朝东，李国刚 (华侨大学元顺IC设计中心，华侨大学信息学院，福建 泉州 362021) 摘要：以SOPC(片上可编程系统)技术为基础,在单片FPGA上完成了图像采集与处理系统硬件平台的设计.该系统采用了NIOSⅡ软核处理器和CMOS图像传感器MT9M011进行开发，并且在DE2开发板上通过了验证.本文着重阐述了系统硬件平台的设计流程与研制过程，并给出了关键技术的设计思路和重要步骤. 关键词: SOPC；IP核 ；JPEG ；图像采集 中图分类号: TP36； TP339 文献标识码: A 近年来，随着可编程器件技术的进步，可编程逻辑阵列FPGA的价格在不断的降低，而逻辑容量达到了百万门级的水平，片内存储SRAM容量越来越大，另外高端器件集成了丰富的DSP block、高速串行I/O等资源。所以在FPGA上实现SOC即SOPC(System On Programmer Chip)技术成为了一种发展趋势. SOPC(System On Programmer Chip)是一种灵活、高效的SOC解决方案.本文采用了SOPC技术，在单片ALTERA公司的FPGA芯片上使用IP资源复用技术构建了一个图像采集与处理片上系统，该系统结构紧凑，可控性强，可用于高性能数码相机和实时图像采集与处理等场合. 1 图像采集与处理系统组成和硬件平台设计 1.1 图像采集与处理系统组成 图像采集与处理系统主要由COMS摄像头图像采集、图像压缩、显示、存储四大模块组成.系统功能要求有： 图像数据的实时采集 图像数据的JPEG压缩 TFT 320*240 LCD显示 SD卡存储 功能可扩展和软件可升级 1.2 硬件平台设计 该图像采集与处理系统的硬件平台采用ALTERA公司CycloneII 2C35 FPGA芯片（DE2开发板），利用SOPC(System On Programmer Chip)技术将NIOSⅡ软核、存储器、功能接口和扩展I/O口等集成在一块FPGA 基金项目：福建省自然科学基金资助作者简介： (1983 ~ )，男，硕士生： 芯片上, 外围扩展了CMOS 摄像头，图像采集模块、图像压缩模块、LCD屏显示、鼠标/键盘、SD卡存储器等硬件来实现系 统的硬件架构. 图1. 硬件处理平台 Fig. 1 Hardware processing platform 1.2.1 NiosII嵌入式软核简介 Nios II系列嵌入式处理器是Altera公司推出的软核处理器. 有三种Nios II处理器以及超过60个配套的IP核可供用户选择，设计师可以以此来创建一个最适合他们需求的嵌入式系统.Nios II支持MicroC/OS-II、uClinux等多种实时操作系统，支持轻量级TCP/IP协议栈，支持*.zip的文件系统，NiosII处理器允许用户增加自定义指令和自定义硬件加速单元,无缝移植自定义外设和接口逻辑,在性能提升的同时，方便了用户的设计. Nios II处理器采用Avalon交换式总线，该总线是Altera开发的一种专用的内部连线技术.Avalon交换式总线由SOPC Builder 自动生成，是一种用于系统处理器、内部模块以及外设之间的内联总线. Avalon交换式总线使用最少的逻辑资源来支持数据总线的复用、地址译码、等待周期的产生、外设的地址对齐（包括支持原始的和动态的总线尺寸对齐）、中断优先级的指定以及高级的交换式总线传输.在传统的总线控制模式下，当一个master 用总线时，其它的单元不能同时使用，而Avalon 总线却允许它们共享. 1.2.2 CMOS摄像头图像采集模块设计 为了把现实中的景物转化为数字的格式，必然需要一种传感器来把模拟的现实景物转换成为近似的数字格式，目前主流的两个传感器类别是CCD传感器和CMOS传感器，这两类产品各有各的优势和缺点，本设计采用的是Micron公司的130万像素CMOS图像传感器MT9M011.该图像传感器工作需要外部输入主时钟，同时为了获得采集到的图像每个像素点的原始RGB数据，需要设计摄像头图像采集模块IP核.该IP核采用Verilog HDL自行设计，图像信息能够通过Avalon总线主端口的块传输方式进行传输，利用DMA实现从片上RGB_FIFO到SDRAM的自动写入. 该CMOS摄像头图像采集模块IP主要由三个模块组成：接口模块、内存模块和变换处理模块. 接口模块：主要用来对摄像头图像采集控制器进行控制及读取状态，并以寄存器方式存在.主要包括：控制寄存器、状态寄存器、DMA地址寄存器和中断寄存器.具体的寄存器