数据通信总线技术的现状与未来发展趋势.pdfVIP

第 1 页 共 5 页 数据通信总线技术的现状与未来发展趋势 随着通信技术的不断发展，为适应通信带宽不断扩大的需要，总线技术相应也在不断地 更新，从最流行的并行总线 PCI 以及他们的扩展，到目前超高速串行总线的出现，无一不 是为了满足通信系统的带宽需求。本文结合ZXR10 路由器产品中通信总线使用情况，介绍 各种通信总线的优势和缺陷以及通信总线技术的发展方向。 1 系统同步并行总线 1.1 系统同步并行总线标准 “古老的”PCI 总线系列，包括PCI-X 和Compact PCI 以及POS-PHY Level 2/3 等都是 系统同步并行总线。系统同步一般又包括两种总线应用方式：共享式和点到点式。PCI 总线 就是典型的共享式系统同步并行总线，最多可以 8～10 个设备共享同一个 PCI 总线，而 POS-PHY Level 2/3 则是典型的点到点式系统同步并行总线。 1.2 系统同步共享并行总线应用模式 典型系统同步共享并行总线标准有PCI 、PCI-X 和Compact PCI，由于采用系统同步方 式，而且是共享并行总线形式，总线时钟频率受到很大限制。系统同步共享并行总线应用模 式如图1 所示。一般典型的时钟频率为33 MHz 或66 MHz，总线带宽在1 Gb/s～4.2 Gb/s 之间。ZXR10 GAR 通用接入路由器中采用的就是这种系统同步共享式并行总线应用方式。 1.3 系统同步点到点并行总线应用模式 典型系统同步点到点并行总线标准有POS-PHY L2/L3 、Utopia L2/L3 和SPI-3[1]等，由 于采用系统同步方式，点到点的并行总线形式，总线时钟频率比共享式并行总线有所提高， 一般典型的时钟频率可以到104 MHz 或133 MHz，总线带宽在3.2 Gb/s～6.4 Gb/s 之间。 ZXR10 T64/T128 电信级高端路由器中线卡和接口卡之间采用的就是这种点到点的并行总线 应用方式。 1.4 系统同步并行总线时序分析 1.4.1 时序基本概念 (1)信号输出时延 信号输出时延(Tco)是指时钟触发开始到有效数据输出的器件内部所有时延的总和，通 常包含缓冲延迟和内部逻辑延迟。通常，确定Tco 的方法是在缓冲输出的末端直接连一个测 量负载，最常见的是50 Ω的电阻或者30 pF 的电容，然后测量负载上的信号电压达到一定 电平的时间，这个电平称为测试电平(单位：Vms) ，一般是信号稳定电平的一半。如图2 所 示。 第 2 页 共 5 页 (2)平均飞行时间 信号经发送端驱动后，就要经过传输线到达接收终端，信号在传输线上的传输的时延我 们称为传播延迟，它只和传输线长度有关，但设计中却不能只考虑传播延迟这个参数，还要 考虑飞行时间(Flight Time)参数，包括最大飞行(Max Flight Time)和最小飞行时间(Min Flight Time) 。飞行时间包含了传播延迟和信号上升沿变化两部分因素，因为在较轻的负载(如单负 载)情况下，驱动端的上升沿几乎和接收端的信号的上升沿平行，这时候平均飞行时间和传 播延迟相差不大。但如果在重负载(如多负载) 的情况下，接收信号的上升沿明显变缓，这时 候平均飞行时间就会远远大于信号的传播延迟。这里说的平均飞行时间是指缓存波形的波形 测试电平Vms 之间的延时，通常定义为平均飞行时间(T_delay) 。这个参数只能用于时序的 估算，准确的时序分析一定要通过实际测量最大/最小飞行时间来计算。对于上升沿和下降 沿来说，都存在着最大/最小飞行时间的参数。因此在时序计算时我们实际取的最大飞行时 间是上升沿和下降沿中取最长的那个飞行时间，而最小飞行时间则是取上升沿和下降沿中最 短的那个飞行时间。 (3)建立时间和保持时间 信号经过传输线到达接收端之后，就牵涉到建立时间和保持时间这两个时序参数，它们 是接收器本身的特性，表征了时钟边沿触发时数据需要在入端持续的时间。通俗地说，时钟 信号来的时候，要求数据必须已经存在一段时间，这就是器件需要的建立时间(T_setup)，而 时钟边沿触发后数据必须要继续保持一段时间，以便能稳定