ASIC设计中的同步复位与异步复位.pdfVIP

维普资讯 骟 ：鞠吲 回郾■ 僵息技术与僵息他 ASIC设计 中的同步复位与异步复位 SynchronousResetandAsynchronousResetinASICDesign 盛 娜 刘志军 SHENGNa uUZhi-jun 摘 要 复位问题是ASIC设计中的一个关键问题，其处理得-3与否将直接影响整个电路的性能，在此本文从多个 角度对同步复位和异步复位进行了讨论和分析，并且比较了各自的优缺点，重点针对异步复位过程 中存 在的亚稳态问题采用两级复位同步和复位分配缓冲树的方法进行了相应的解决。 关键词 同步复位 异步复位 亚稳态 AS1C Abstract ResetisoneofthekeyproblemsinASICdesign，itwilldirectlyinfluencetheperformanceofhtewhole designifitisdoneproperlyornot．Thispaperdiscussedandanalyzedthesynchronousreestandtheasynchronousreest from severaldifferentperspectives．ACompari~nbetweenhtem inhteadvantagesnadhtedisadvnatageswasconducted． Themetastabilityproblem，exitinginhteprocessofasynchronousreest，wasresolvedbyaddinghtewto-levelreestsny— chronizerlo candusingreestdistributionbuffertree Keywords Snychronousreest Asynchronousreest Metastability ASIC 例 1：同步复位计数器 1 引言 复位问题是ASIC设计 中一个基本而又重要的问题 。复 位的目的是在仿真时将设计强制定位在一个可知状态，合理 选择复位方式是电路设计的关键。同步复位容易综合，复位 信号对设计来说仅仅是同步输入信号，但是需要时钟，特别 足当上电Reset电路存在时；而异步复位不需要时钟，使用触 发器独立输入端，不影响数据时序，可是难以实现，通常在布 局布线时需要插入缓冲树…，且异步复位设计 的DfTr(可测 性设计)与STA(静态时序分析)的复杂性要高于同步复位设 汁，而且更为严重的是会产生亚稳态。本文从 RTL编码方 式、综合 、以及各 自的优缺点等几个方面对两种复位方式进 行了分析，针对存在的问题给出了相应的解决方案。 2 同步复位 同步复位是指复位信号仅在时钟信号的有效沿对触发 器进行复位。此时复位信号可以看作是产生触发器 d输入 端输入信号的一部分。 2．1 编码方式及典型电路 同步复位采用 ife／les优先编码，但是在这种情况下如果 编码不是很严格 ，会产生两种问题 ： it．在一些基于逻辑等式的仿真器中，组合逻辑会阻碍复 位信号到达触发器 ； b．由于复位树的高扇出会使得复位信号相对于时钟信 图1 同步复位计数器的综合 电路 号是一个 “晚到达信号”。例 1是一个用 Verilog语言实现的 带同步复位和加载信号的8位计数器的例子 ，图1为其综合 2．2 同步复位的优点 电路。需要注意的是reest信号不包含在敏感信号列表中；同 ． 同步复位可以综合出较小的触发器 ，尤其是在复位 时reset信号在if／then的编码方式中具有最高优先权。 信号是产生 d输入端的门级逻辑的情况下；