一种基于格雷码的电路自测试序列分配算法.pdfVIP

第 34卷 第 9期 计 算 机 学 报 Vo1．34 No．9 2011年 9月 CHINESEJ0URNALOFCOMPUTERS Sept．2011 一 种基于格雷码的电路 自测试序列分配算法 孙海琚” 王宣明 卢晓博 邵志标’ (郑州大学信息工程学院 郑州 450001) ’(西安交通大学 电子与信息工程学院 西安 710049) 摘 要 为了降低组合电路 内建 自测试 的测试功耗 ，提 出了一种基于格雷码 的测试序列分配算法．分组式格雷码 序列和种子序列相异或生成单跳变测试序列，根据电路的基本输入权重 ，合理分配测试序列位 ，减少 了电路 内部节 点的跳变，有效降低了电路的测试功耗．该算法应用在改进的布斯二阶乘法器的自测试中，根据不同的数据通道位 宽，相对于传统 自测试架构，测试功耗降低了35．6 ～43．7 ，并且不影响乘法器的性能．对 ISCA85基准 电路的 测试结果表 明，该算法降低 了测试功耗 ，具有高的故障覆盖率和少 的测试长度 ，与 LFSR相 比功耗下降了59．3 ～ 97．3 ，并且硬件开销小．实验结果表明，该算法有效降低了组合 电路的测试功耗，特别适合于系统级芯片内部模 块的 内建 自测试． 关键词 功耗 ；内建 白测试 ；权重 ；测试序列；格雷码 中图法分类号 TN47 DOI号 ：10．3724／SP．J．1016．2011．01697 AnAlgorithm ofTestPatternAssignmentofCircuitBIST BasedonGrayCode SUN Hai—Jun ’ WANG Xuan—M ing LU Xiao—Bo SHAO Zhi—Biao ”(SchoolofInformationEngineering，ZhengzhouUniversity，Zhengzhou 450001) (SchoolofElectronicsandIt,[formationEngineering，xi’anJiaotongUniversity，xi’an 710049) Abstract Analgorithm ispresented toreducethepowerdissipationduring testapplicationfor combinationalcircuitstestedusingbuiltin self—test(BIST)．Thetestsequenceisgeneratedby logicXOR operationbetweenGroupGraycodesequenceanditscanonicalseedstoensurethatitis asingleinputchange(SIC)sequence．Accordingtotheprimaryinputweightsofcircuit，thisal— gorithm properlyassignstheTestPatternGenerator(TPG)outputstothecircuitbasedon the characterofGraycode．Thealgorithm hasbeenusedforM odifiedBoothMultiplier(MBM )．As comparedtotheconventionalBIST scheme．theachievedreduction ofpowerdissipation isfrom 35．6 to43．7 dependingon thesizeoftheMBM．Testingresultson theISCAS’85bench— markcircuitshow thatthealgorithm canachievelow powerconsumptionandhigherfaultcover— agewhileusing lesste