基于CPLD的DS-SS抗干扰性能分析与设计.pdfVIP

第31卷第 4期 苏 州 大 学 学 报 (工 科 版) Vo1．3l N0．4 2011年8月 JOURNALOFSOOCHOW UNIVERSITY(ENGINEERINGSCIENCEEDITION) Aug．2011 文章编号：1673—047X(2011)一04—0066—05 基于 CPLD 的DS-SS抗干扰性能分析与设计 马冬梅，屈 霞 (常州大学信息科学与工程学院，江苏 常州 213164) 摘 要：为分析扩频系统在干扰环境中的工作能力，针对纯硬件实现直接序列扩频系统(DSSS)的 复杂性，提出了一种基于CPLD的仿真方案，利用VHDL设计发端扩频和收端解扩电路，采用序列 相位搜索捕获法获得 同步。分别对无干扰环境、低噪声干扰和强干扰环境下系统性能进行了分析与 仿真，并下载到芯片运行。仿真表明，即使干扰造成接收扩频信号中错误码元为22．9％时，系统仍 能正确解扩，分析方法和结论对实际应用有一定的参考价值 。 关键词：直接序列扩频系统；相关器；序列相位搜索捕获法；抗干扰能力 中图分类号：TN914．42 文献标识码 ：A 0 引 言 随着无线通信的广泛应用，无线频道变得非常拥挤，频道资源非常源紧张，干扰繁多且严重。由于扩频通 信技术有很多优点可以克服这些问题，并且具有更高的保密技术，因此，扩频通信技术得到了快速的发展和广 泛的应用。如何设计合理的扩频系统并分析其在干扰环境中的工作能力有重要意义。扩频通信系统具有设 备复杂，实现困难的缺点。VHDL作为标准硬件描述语言，在电子工程领域已成为事实上的通用硬件描述语 言，可用来完成实际工作中功能电路甚至系统级电路的设计。 本文首先分析了直接序列调制扩展频谱通信系统(简称直接序列扩频系统DS．SS)的工作原理，然后利用 VHDL语言设计发端扩频和收端解扩电路，采用序列相位搜索捕获法获得同步，分别对无干扰环境、低噪声干 扰和强干扰环境下系统性能进行了分析与仿真。 1 DS—SS工作原理 直接序列扩频系统的发射和接收部分的数学模型如图1所示。 (a)发射系统 (b)接收系统 图1 直接序列扩频系统原理图 由信源数据流 {口}经编码器编码后的二进制数字信号d(t)与 ITI序列发生器产生的in序列m(t)相乘， 这就得到了频谱扩展信号，所得信号对载波 cos(2 ￡)进行调制(采用PSK调制)，然后通过发机和天线送入 收稿 日期 ：2010—02—18 作者简介：马冬梅 (1975一)，女，实验师 ，主要研究方向为计算机应用与控制。 第 4期 马冬梅，屈 霞：基于CPLD的DS—SS抗干扰性能分析与设计 67 信道中传输。输出扩频信号e(t)为 e(t)=Ad(t)c(t)COS(2~rfot) (1) 式中， 为载波中心频率， 为信号振幅。扩频信号传输过程中，受干扰及硬件系统影响，产生随机延时t， 随机相移 和多普勒频移 ，经过接收系统射频滤波器滤波后的信号r(t)为 r(t)=s(t—td)+N(t)+e(t—t)=Ad(t—td)m(t—td)eos27r[( + )t+ d]+N(t)+e(t—t) (2) 式中，e(t—t)为多址干扰，N(t)为加性噪声。 接收系统采用相关解扩，先将接收信号r(t)与本地扩频码 m(t—T)相乘，再求数学期望，或求两信号 瞬时值相乘的积分，如果两信号完全相同(或相关性很好)，得到最大相关峰值。图1(b)中，基带滤波器和第 二个乘法器组成相关器 。在线性理想情况下，如果式 (2)中干扰为零，假设基带滤波器冲击响应为h(t)，则 输 出o(￡)为 0(f)=J：2r()m，(Ot—T1)c0s[27r(f0+ )O／+ 1]h(￡一)da = 2AI：d(一 )m(一 )COS[2~r(fo+ )+d]×rn(一T1)COS[2~r(fo+ )+ 1]