一种增强DSP安全性能的措施.pdfVIP

一种增强DSP 安全性能的措施 摘要： 过总结当前对处理器架构的安全性能的处理方法，提出一种增强 DSP 处理器安全性能的方法。主要从并行性方面进行了改进。最后对改进的方法进行 了仿真和结果分析。 关键字： AES Rij ndael 算法 DSP 处理器 完整性检测 并行性 1. 概述 从20 世纪60 年代数字信号处理理论的崛起到80 年代数字信号处理器的产生，数字信 号处理技术的发展非常迅速。数字信号处理器 （称DSP 芯片），是一种专用于数字信号处理 的微处理器，作为一种重要的处理器，DSP 已经处于数字信息产品核心引擎的地位，其应用 领域已从传统的电信、军事扩展到了消费类电子、汽车、医疗等多个新兴 域中。在过去的 26 年中，对DSP 处理器的性能需求持续增长。伴随着半导体技术的进步以及架构设计的发 展，DSP 处理器的性能已经获得很大的提高，截至去年 DSP 运行速度就已经达到 10GMIPS 以上，同时价格和功耗也有很大降低。 然而，近年来市场关注点已从追求高性能，逐步向追求性能功耗比、安全可信以及低 成本等新方向上转移。而与市场发展不协调的是在当前主流 DSP 处理器性能不断攀升的同 时，对DSP 处理器本身的安全性的投入则显得严重不足。伴随着信息安全问题的日益凸显， DSP 处理器的安全性问题也逐渐受到市场的关注。尤其是硬件破解技术飞速发展，使得DSP 处理器脆弱的安全体制和强大的攻击方法之间形成巨大反差，在 DSP 处理器上的数据安全 形势变得十分严峻。一般情况下，DSP 处理器的用户程序往往以明文的方式直接保存在片外 存储器中。这样，非法用户可以很容易地通过监听系统总线从片外存储器获取 DSP 算法的 源程序或敏感数据，并对其进行拷贝或篡改，从而给用户带来经济损失。因而处理器与外部 存储器之间的传输总线就成为最脆弱的环节，经常是被攻击和防攻击的焦点。目前的研究主 要集中在对单纯的存储系统的数据和地址进行加密保护或进行代码压缩，都未能考虑到针对 DSP 处理器这一特殊的应用 景所要求的实时处理的特点。 本文提出了一种新的增强 DSP 安全性能的方法，使其不仅仅满足数据安全的需求，而 且还能满足 DSP 处理器实时性的需要。而要解决安全性问题，就不得不考虑加密保护和完 整性检测。为了抵御总线窃听、数据篡改等攻击方式，非常有必要对外部存储器的数据进行 加密，并且在加密的同时进行完整性检测。加密保护是为了防止用户的标识或数据被读取， 而完整性检测则避免数据被篡改。鉴于AES 已成为新一代的安全加密标准，并且具有抗攻击 能力强，执行速度快，设计简单等优点。本文将采用AES 加密算法结合一种新的完整性检测 算法实现一种提高DSP 安全性能的措施。 本文架构如下：第2 部分简单介绍AES 加密算法和完整性检测算法；第3 部分是重点， 详细介绍我们所提出的方案；第4 部分进行仿真和架构分析；第5 部分就有关问题进行讨论； 第6 部分得出我们的结论。 2. 相关算法 2.1 AES 算法 伴随计算机科学蓬勃的发展，快速电子计算机和现代数学方法有力的推动了现代密码 学的发展。AES(Advanced Encryption Standard), 是由NIST 于1997 年开始启动并征集的算法， 在2000 年确定采用Rij ndael 作为其最终算法，并于2001 年被美国商务部部长批准为新的联 邦信息加密标准(FIPS PUB 197)。由于DES(Data Encryption Standard) 已经无法满足高保密性的 要求(密钥过短)，AES 算法正逐渐取代传统对称加密标准 DES 成为新一代的加密算法标准。 AES 作为DES 的替代者，解决了DES 密钥过短而存在攻破的可能。采用AES 256 位的长密钥 来加密数据可以保证极强的安全性。 AES 所采用的Rij ndael 算法，汇聚了安全，性能，效率，易用和灵活等优点。目前没有 已知的攻击方法能攻击 Rij ndael 算法。Rij ndael 在无论有无反馈模式的计算环境下的软、硬 件中都能显示出其非常好的执行性能。尤为重要的是Rij ndael 对RAM 和ROM 的需求很低使 它特别适用月资源紧 的嵌入式系统中。AES 现在已方法应用于金融、电信