电子技术（第一版）第九章大规模集成电路.pptVIP

大规模集成电路 图9-12 PROM实现格雷码转换 (a)PROM的简化结构图 (b)PROM实现格雷码转换 大规模集成电路 9.2.2 可编程逻辑阵列器件（PLA） 9.2.2.1 PLA的结构 PLA与一般ROM电路比较，其共同点是：均由一个“与阵列”和一个“或阵列”组成。 其不同点在于它们的地址译码器部分：一般ROM是用最小项来设计译码阵列的，有2n 条字线，且以最小项顺序编排，不得随意改动；而PLA采用可编程的“与阵列”作为其地址译码器，可以先经过逻辑函数的化简，再用最简与或表达式中的与项来编制“与阵列”，而PLA的字线数由化简后的最简与或表达式的与项数决定，其字线内容根据逻辑函数是“可编排”的。 大规模集成电路 9.2.2.2 用PLA实现组合逻辑电路 现在仍以例9-1为例，说明用PLA实现组合逻辑电路的方法。 根据表9-6所示的格雷码转换表，经化简可以写出格雷码输出表达式： 根据上述表达式，可以画出PLA的“与阵列”，然后由各最简与或表达式中的或项，画出PLA的“或阵列”，如图9-13所示。 大规模集成电路 比较可见，用PROM实现此电路需要存储容量为16×4=64 bit，而PLA实现此电路仅需要存储容量为7×4=28bit。 图9-13 PLA实现组合逻辑电路 图9-14 TIFPLA839的外引线端子图 大规模集成电路 图9-14所示为TIFPLA839（三态输出）的PLA器件外引线端排列图。它有14个输入端（Ii），每个输入端又通过门电路转化为两个互补输入端，分别表示输入信号的原变量和反变量；有6个输出端（Oi）； 、 为使能端，低电平有效，即当 、 均为0时，器件可工作，否则，输出端均呈高阻状态，故称为三态输出。每一个输出的与或式中的与项可达32项，而每一个与项最多可由14个输入变量相与组成最小项。PLA的规格一般用输入变量数、“与阵列”输出线数（相当于字线）、“或阵列”输出线（相当于位线）三者的乘积表示，TIFPLA839规格可表示为14×32×6。 大规模集成电路 9.2.3 可编程阵列逻辑器件（PAL） PLA器件的“与阵列”和“或阵列”均是可编程的，因此使用比较灵活，但用其实现简单逻辑函数时显得尺寸过大，价格较高。 如果在PLA 器件的基础上，将“或阵列”中相或的与项数固定，“与阵列”允许用户编程设置，这种逻辑器件称为可编程阵列逻辑器件，简称PAL。 大规模集成电路 图9-15表示了PAL的基本结构。其中Y0～Y5 所表示的与项是可编程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5、的“或阵列”是固定的，输入信号Ii由输入缓冲器转换成有互补的两个输入变量。这种PAL电路只适用于实现组合逻辑电路，且输出的与或函数中，与项的个数不能超过“或阵列”所规定的数目，PAL现有产品中最大为8个。此外还有带触发器和反馈线的PAL结构，不必外加触发器即可构成计数器和移位寄存器等时序电路（本书暂不介绍）。 由于PAL器件可以用来对数字系统进行硬件加密，因此目前应用广泛。 大规模集成电路 图9-15 PAL的基本结构 大规模集成电路 9.2.4 通用阵列逻辑器件（GAL） PAL由于采用了熔丝结构，因此在编程后，就不能再改变其存储内容。另外，不同电路结构要相应选用不同型号的PAL器件，使用户感到不便。 80年代中期研制出的通用阵列逻辑器件（简称GAL）克服了PAL以上两个缺陷，它具有与EPROM相似的功能，可擦除可重复编程。其中存储单元采用E2ROM结构，并与CMOS的静态RAM相结合。其特点是，采用电擦除工艺和高速编程，只需几秒钟即可对芯片擦除和改写，改写次数可达100次以上。另外具有双极型的高速性能和低功耗优点，还可加密单元以防抄袭，具有电子标签，便于文档管理。内部电路具有可编程的输出逻辑宏单元OLMC，可灵活用于组合和时序电路。 大规模集成电路 GAL器件可分为两大类：一类与PAL相似，其“与阵列”可编程，而“或阵列”固定连接，这类产品目前较多，如GAL16V 8、GAL20V28、ispGAL16Z8,另一类与PLA相同，其“与”、“或”阵列均可编程，如GAL39V18。产品型号中的第一个数字表示输入变量数，第二个数字表示输出变量数。 GAL电路功耗比PAL低，兼容性能好，能快速擦除和编程，是一种理想的硬件加密电路。使用GAL芯片需要专用的开发装置，在应用GAL之前，应熟悉有关资料及开发应用知识。 大规模集成电路 9.1 集成存储器 9.2 可编程逻辑器件 大规模集