基于FPGA的16位数据路径的AES IP核.pdfVIP

第35卷 第24期 计 算 机 工 程 2009年 12月 、，_01．35 No．24 ComputerEngineering December 2009 · 安全技术 · 文章编号：l00I卜_3428(2009)24__0162—03 文献标识码：A 中圈分类号lTP309 基于FPGA 的 16位数据路径的AESIP核 张新贺，张月华，刘鸿雁 (辽宁科技大学电子与信息工程学院，鞍山 114051) 擅 耍：提出一种基于FPGA的16位数据路径的高级加密标准AESIP核设计方案。该方案采用有限状态机实现，支持密钥扩展、加密和 解密。密钥扩展采用非并行密钥扩展，减少了硬件资源的占用。该方案在 CycloneIIFPGA芯片EP2C35F484上实现，占用20070个逻辑 单元(少于60％的资源)，系统最高时钟达到 100MHz。与传统的128位数据路径设计相比，更方便与处理器进行接口。 关蝴 ：高级加密标准；IP核；加密 16一bitDatapathAESIPCoreBasedonFPGA ZHANGXin-he，ZHANG Yue-hua，LIU Hong-yan (SchoolofElectronicandInformationEngineering，LiaoningUniversityofScienceandTechnology，Anshan114051) [Abstract]Thispaperpresentsanarchitecturefnr16一bitdatapathAdvancedEncryptionStandard(AES)IPcorebasedonFPGA．Itusesfinitestate machine，andsupportsencryption，decryption andkey expansion．Theround—keyiscalculatedbeforethebeginningofencryption／decryption．It consumeslesshardwareresourcesItisimplementedonCyclonelIFPGA EP2C35F484．whichconsumes20070logicelements．1essthan60％ 0f theresources．TheIPcorecanoperateatamaximum clockfrequencyof100MHz．Compraedwith128一bitdatapathAES，itcaninterfacewiht CPU easily． [Keywords]AdvancedEncryptionStandard(AES)；IPcore；encryption 1 概述 明文分组 密文分组 2000年10月，NIST选择rijndael代替DES(DataEncryption Standard)，成为高级加密标准(AdvancedEncryptionStanda~’d， [ 由 AESoAES算法是当前密码算法设计最高水平的反映，具有 抗攻击能力强、密钥建立时问短、灵敏性高和内存需求低等 I[字盎节萱函逸J E因 特点 。AES适合硬件 实现 。国外的一些公司如Helion 厂 由 Technology Limited，Dillon Engineering General Company Information推出了AESIP核0t-21，GMU大学和一些研究机构也 壶I列混台I 密 [ whL密 推出了AESIP核 】。但这些IP核的数据路径都为l28位，很 I 轮 纠加 W[i~Nb]钥