- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
优秀硕士毕业论文,完美PDF格式,可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和研究生学士硕士相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文提供参考!!!
面向 UHF 频段应用的 RFID 电子标签核心数字控制电路设计
摘 要
近年来,射频识别(RFID )作为一种新兴的自动识别技术,在国内
外得到了迅速发展。电子标签作为射频识别系统中的一环,应用领域日
益增大。UHF 频段电子标签分为数字电路和模拟电路两部分,本文基于
EPC C1G2 协议设计了电子标签数字电路部分。
本文首先通过深入研究 EPC C1G2 协议后,指出了在设计过程中遇
到的关键技术并提出了解决方案。其次,以模块化的思维设计了电路结
构,该电路结构分为十二个模块,分别是侦测模块、译码模块、CRC 模
块、存储器模块、存储器控制模块、状态机模块、回复控制模块、编码
模块、指令寄存器模块、时钟管理模块、加密接口模块和加密模块。在
文中对这十二个模块作了详细的介绍。之后,通过描述指令在整个系统
中的运作流程的这种方式,介绍了整个系统的工作过程,并在文中作了
简单的测试。
本文设计的数字电路功能是以 VERILOG 代码实现。整个系统最高
时钟频率为 5.12MHZ ,系统频率为 1.28MHZ,通过门控和变频的方式
降低各个模块时钟频率和系统功耗,此外,系统还具有高安全性等特点。
通过验证,达到了 EPC C1G2 协议要求,实现了设计目的。
关键词:电子标签,EPC C1G2 协议,射频识别,数字电路
THE DESIGN OF DIGITAL LOGIC CONTROLLER
CIRCUIT FOR UHF RFID TAG
ABSTRACT
As one of the new identification technologies, RFID has been
developed fast in recent years. As one part of RFID system, tag is applied
increasingly. Tag in UHF can be divided into two parts, digital circuit and
analogy circuit. Based on EPC C1G2 protocol, one kind of tag’s digital
circuit is designed.
First, after researching EPC C1G2 protocol, we indicate several key
technologies encountered in the process of design and find out methods to
resolve. Second, if follows the principle of modularization. The circuit
structure includes twelve modules: detection, state machine, decode, CRC
calibrate and produce, code, instruction load, response control, memory,
memory control, clock manager, encryption interface and encryption. All
twelve modules have been described in details. Third, the process of system
work is described by introducing the flow of instructions work in the whole
system. At last, test has been taken.
We implement the function in VERILOG code. The max clock
frequency is 5.12MHZ,
文档评论(0)