微电子技术 全真模拟试卷.docxVIP

微电子技术全真模拟试卷1 名词解释：模拟集成电路，数字集成电路，本征半导体，本征载流子，等效电路模型。数字集成电路：完全按照二进制逻辑进行运算的电路，用来传递和处理数字信号。模拟集成电路：对模拟量进行获取、传递、处理和转换的电路。本征半导体：没有杂质和缺陷的纯净半导体材料；纯净的半导体的导电能力很差。本征载流子：就是本征半导体中的载流子（电子和空穴）。即不是由掺杂所产生出来的载流子。也就是说，本征载流子是由热激发——本征激发所产生出来的，即是价电子从价带跃迁到导带而产生出来的；它们是成对产生的，所以电子和空穴的浓度始终相等。等效电路模型：等效电路-表征固态电子器件电特性的电路模型。2用公式给出半导体材料的本征载流子浓度和温度的关系3 微电子技术发展规律与主要特点发展规律：摩尔定律，即集成电路的发展：工艺每三年升级一代，集成度每三年翻二番、特征线宽约缩小30％左右，逻辑电路（以CPU为代表）的工作频率提高约30％。主要特点：特征尺寸越来越小（最小的MOS管栅长或者连线宽度）芯片尺寸越来越大（die size）单片上的晶体管数越来越多时钟速度越来越快电源电压越来越低布线层数越来越多I/O引线越来越多4 简要说明集成电路按规模分为几类。SSI（Small Scale IC）：100MSI(Medium Scale IC): 100~1000LSI(Large Scale IC)：1000~105VLSI(Very Large Scale IC)：105～107ULSI(Ultra Large Scale IC)：107～109GSI(Gigantic Scale IC)：1095 电流集边效应产生原因及克服措施产生原因：在发射结边缘处的电位较高、在发射结中心处的电位较低（甚至为0）；于是，就造成发射结面上各点的电压不同（发射结周围边缘处的电压高，中心处的电压低），从而使得发射结面上各点的注入电流密度也就不同——发射结周围边缘处的电流密度大，中心处的电流密度≈0，即发射极电流基本上都集中到了发射结的周围一圈，这就是发射极电流集边效应。克服措施：①限制电流容量，使得不出现电流集边效应；②提高基区掺杂浓度，以减小基极电阻；③提高发射极周长/面积比。6说明NMOS增强型晶体管结构，导电沟道形成过程。由p型衬底和两个高浓度n扩散区构成的MOS管叫作n沟道MOS管，该管导通时在两个高浓度n扩散区间形成n型导电沟道。N沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的N沟道MOS管。在一块掺杂浓度较低的P型硅衬底上，制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，分别作漏极d和源极s。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏——源极间的绝缘层上再装上一个铝电极,作为栅极g。在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。栅—源电压vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏—源极间形成N型导电沟道。7画出双极型晶体管的纵向结构和横向结构示意图，标出各部分的名称。8简要叙述光刻工艺主要流程。光刻工艺由涂胶，曝光，显影等步骤组成a、清洁处理：使SiO2层表面干燥。b、涂胶正胶：光刻胶受光照的区域在显影时容易除去，典型的正性光刻胶材料是邻位醌叠氮基化合物。负胶：光刻胶受光照的区域在显影后被保留，未曝光的胶被除去，典型的负性光刻胶材料是聚乙烯醇肉桂酸脂。c、前烘（软烤）曝光前烘烤（或称软烤）使光刻胶中的溶剂挥发，从而使胶膜成固态的薄膜。d、曝光曝光是受光照射的光刻胶膜起化学反应。e、显影把已曝光的硅晶片浸入显影液中，使胶膜中的潜影显示出来。对负胶来说，未受光照的那部分光刻胶在显影中被溶解掉。f、坚膜光刻在显影后，必须经再一次烘烤，将胶内残留的溶剂含量降低到最低，也称硬烤。使显影后的胶膜进一步变硬并与二氧化硅更好的粘附。g) 腐蚀刻蚀的主要作用是把经曝光、显影后光刻胶微图形中下层材料的裸露部分去掉。h) 去胶当刻蚀后，起刻蚀屏蔽作用的光刻胶的使命已完成，必须把光刻胶去除干净。9简要叙述半导体掺杂工艺中常用的扩散方法。一、液态源扩散以保护气体（如氮气）通过含有杂质的液态源，携带杂质蒸汽进入高温下的扩散炉。在高温下，杂质蒸汽分解，与硅反应生成杂质原子，杂质原子经过硅片表面向内部扩散。二、片状源扩散片状源是一种与硅圆片相同的固体扩散源。首先将源片和硅片相间地插在石英舟的刻槽内，然后在一定温度下扩散，杂质蒸汽与硅反应生成杂质原子向体内扩散，这步叫预淀积。去掉源片，然后用氧气进行烘焙，改善硅片表面状态。然后在较高温下进行再扩散。三、固-固扩散固-固扩散的杂质源是硅衬底上的固体薄膜，杂